JPH01204150A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、読み出しデータと同じ値のデータ分保持する
レジスタを検出し、読み出しデータと同じ値を保持して
いる全てのレジスタに対する書き込みを、１回の書き込
み操作で実現する２読み出しポート連想レジスタ・ファ
イルを使用することで、レジスタ・ファイル上に複数個
存在する同一変数への値の代入処理等の特定データの処
理を高速に実行する情報処理装置に関するものである。

（従来の技術） 近年の高級プログラミング言語は処理するデータの構造
が複雑で、ポインタの使用頻度が高い。

例えば、知識情報処理の分野で注目されているプログラ
ミング言語プロローグ（ＰＲＯＬＯＧ）がそうである。

このプロローグのプログラム記述の基本要素は述語であ
る。この述語は、述語名と爽数の引数からなり、５個の
引数を持つ述語名Ｐの述語は、以下の様になる。

Ｐ（′ａ”、ｘ、”ｂ”、Ｘ、Ｘ） ′ａ″と′ｂ”は、アトムと呼ばれる記号を表現するデ
ータである。Ｘは、変数２表す。代表的なプロローグ言
語処理方式として、述語の引数を引数レジスタと呼ぶ複
数のレジスタ群に格納する方式がある。従来は、引数レ
ジスタを汎用のレジスタ・ファイルで実現していた。先
の述語Ｐの引数を引数レジスタに格納する場合、アトム
″′ａ”と”ｂ”は、直接、引数レジスタに格納できる
が、変数Ｘは、メモリ上の変数セルへのボイ／りを格納
する。

第２図は、述語Ｐの引数を引数レジスタに格納した状態
である。２００が引数レジスタ群を構成するレジスター
ファイル、２０１が第１引数″′ａ”？格納する引数レ
ジスタである。変数Ｘは、メモリ上のセル２０６をデー
タの格納領域として使用する。引数レジスタ２０２は、
第２引数が変数Ｘなので、メモリ上の変数セル２０６へ
のポインタを格納する。

（発明が解決しようとする課題） 従来の汎用レジスタ・ファイルを使用した引数レジスタ
では、変数データを直接格納できなかった。この為、変
数データのアクセスは必ずポインタを辿る必要があり、
アトムデータより処理に必要な時間が長くなる傾向があ
った。変数データと直接格納できない理由を、先の述語
Ｐを使用して説明する。

第３図が述語Ｐの５個の引数を直接引数レジスタに格納
した時の状態？示す図であり、３０２゜３０４．３０５
の３個の引数レジスタに変数Ｘが格納される。第２引数
の処理で変数Ｘにアトム９０″？代入する。

第４図が第２引数の処理終了後の状態を示す図であり、
引数レジスタ４０２はアトム“Ｃ″　を格納する。しか
し、引数レジスタ４０４．４０５は、変数Ｘを格納した
ままである。ここで、第４引数の処理で変数Ｘにアトム
″ｄ″を代入する。

第５図が第４引数の処理終了後の状態である。

引数レジスタ５０２はアトム“Ｃ″を格納し、引数レジ
スタ４０４はアトム”ｄ”？格納し、１つの変数に２つ
のデータが代入されるという矛盾が生じている。この矛
盾発生を回避するためには、第２引数の処理で変数Ｘに
アトムＮｃ”を代入する時に、全ての引数レジスタの保
持データ’＆ＮＪ４べ、保持データが変数Ｘであるレジ
スタにアトム″ｃ″を書き込む必要がある。しかし、全
ての引数レジスタを調べる為に必要な処理時間は、変数
アクセスでポインタを辿る処理時間よりはるかに長いた
め、汎用のレジスタ・ファイルで実現した引数レジスタ
の場合、変数データを直接格納しない方が優れている。

本発明の目的は、データ読み出し時に、読み出しデータ
と同じ値のデータを保持するレジスタを記憶し、１回の
データ書き込み操作で、同じ値を保持する全てのレジス
タに対するデータの書き込みが可能な２読み出しポート
連想レジスタ・ファイルを使用することで、汎用レジス
タ・ファイルを使用した場合に実現できなかった変数デ
ータを直接格納できる引数レジスタを備えた情報処理装
置を提供することにある。

（課題を解決するための手段） 前述の問題を解決する為に、本発明が提供する情報処理
装置は、データタイプを示すタグ部とデータ値を示すヴ
ァリュー部から成るデータを処理対象とし、データを一
時的に格納する２個の読み出しポートと１個の書き込み
ポートを備えた２読み出しポート連想レジスタ・ファイ
ルと、前記２読み出しポート連想レジスタ・ファイルの
出力デ−タのヴァリュー部の算術論理演算を行う算術論
理演算器と、前記２読み出しポート連想レジスタ・ファ
イルの２個の出力データのタグ部の組合せを検査するタ
グ検査回路と、前記２読み出しポート連想レジスタ・フ
ァイルと接続されデータを記憶するメモリと、前記タグ
検査回路の検査結果出力を基に前記４個の構成要素に制
御信号を出力する制御回路からなり、前記２読み出しポ
ート連想レジスタ・ファイルがデータ読み出し時に、２
個の読み出しデータとレジスタ・ファイルを構成するレ
ジスタが保持するデータを比較し、その読み出しデータ
と同じ値を格納している全レジスタにどちらの読み出し
データと等しいかを示すフラグをセットし、そのフラグ
のセットされている２ｍのレジスタ集合の任意の集合に
属する全てのレジスタに１回のデータ書き込み操作でデ
ータの書き込みができることと、前記２読み出しポート
連想レジスタ・ファイルから読み出した２個のデータの
タグ部を検査した結果により、次に実行する処理を決定
することを特徴とする。

（作用） 本発明の情報処理装置は、データを一時的に保持する引
数レジスタ・ファイルと作業用レジスタを提供する手段
として２読み出しポート連想レジスタ・ファイルを使用
する。タグ検査回路は任意の引数レジスタと作業用レジ
スタから読み出した２個のデータのタグ部を調べ、検査
結果に基づき次に実行する処理を決定する。タグ部を検
査した結果、読み出した２個のデータの中に変数データ
が存在する場合、変数データにもう一方のデータを代入
する。両方のデータが変数の場合、変数セルのメモリ上
の番地が大きい変数にもう一方の変数へのポインタを書
き込む。

７個の引数レジスタと１個の作業用レジスタ？備えた本
発明の情報処理装置の動作原理を説明する。第６図が、
７個の引数レジスタと１個の作業用レジスタを提供する
２読み出しポート連想レジスタ・ファイルである。６０
１から６０７が引数レジスタ、６０８が作業用レジスタ
である。次に示す述語Ｐの引数？引数レジスタにセット
する。

述語Ｐは。

Ｐ（′ａ”、Ｘ、′″ｂ”、Ｘ、Ｘ） とする。

第７図に、述語Ｐの引数をセットした後の２読み出しポ
ート連想レジスタ・ファイルとメモリの状、態ヲ示す。

７０９がメモリ上の変数Ｘのセルである。引数レジスタ
７０２，７０４，７０５　は、変数Ｘ？格納する。引数
レジスタ７０２，７０４，７０５のヴァリュー部は、メ
モリ上の変数Ｘのセルフ０９のメモリ番地を格納する。

本発明の情報処理装置が解決しようとしている問題は、
変数Ｘに対する処理を高速化することである。そこで、
述語Ｐの処理の中で、第２引数の処理について説明する
。

第８図が、第２引数を読み出した時の２読み出しポート
連想レジスタ・ファイルの状態である。

第２引数は、変数Ｘである。したがって、第２引数レジ
スタ８０２を読み出した時に、第２、第４、第５引数レ
ジスタ８０２，８０４．８０５　の保持データが読み出
しデータ（変数Ｘ）と一致する。この結果、２読み出し
ポート連想レジスタ・ファイルは、第２、第４、第５引
数レジスタが第２引数レジスタの読み出しデータと同じ
値を保持していることを示すフラグ８１２，８１４．８
１５　　をセットする。この時、作業用レジスタの保持
データがアトム１ｃ”の場合、第２引数の変数Ｘにアト
ム＠Ｃ”を代入する。

このアトム＠Ｃ″を変数Ｘに代入する処理のデータの流
れを第９図に示す。フラグ９１１−９１８がセットされ
ている全てのレジスタ９０２，９０４゜９０５に作業用
レジスタ９０８の出力データを書き込む。

第２引数の処理終了後の状態を第１Ｏ図に示す。

変数Ｘを保持していた第２、第４、第５引数レジスタ１
００２，１００４．１００５　　の保持データがアトム
″′Ｃ”に書き換わっている。

この結果、本発明の連想レジスタ・ファイルは従来の汎
用レジスタファイルを使用した場合に実現できなかった
変数ｘｉ−，直接、引数レジスタに格納する処理が実現
できる。

（実施例） 本発明の実施例について、図面を参照して詳細に説明す
る。

第１図は、本発明の情報処理装置の一実施例のブロック
図であり、１００が処理対象データ及び処理終了後のデ
ータを格納するメモリである。処理対象データは、メモ
リ１００からデータ選択器１０１　’！ｒ通り、２読み
出しポート連想レジスタファイル１１０に移動する。２
読み出しポート連想レジスタファイル１１０が保持する
データのヴァリュー部は、算術論理演算器１４０で演算
する。

演算結果はデータ選択器１０１　を通り、再び２読み出
Ｌポート連想レジスタファイル１１０に書き込まれる。

一方、タグ部はタグ検査回路１２０で検査され、２つの
読み出しデータのデータタイプの組合せから、次に実行
すべき処理を決定する。

検量結果は制御回路１３０に通知され、制御回路１３０
がメモリ１００、２読み出しポート連想レジスタファイ
ル１１０％　タグ検査回路１２０、算術論理演算器１４
０に制御信号を送る。

２絖み出しポート連想レジスタファイル１１０から２個
の処理データを読み出す時に、之読み出しポート連想レ
ジスタファイル１１０は、レジスタファイルを構成する
全てのレジスタの保持データと２個の読み出しデータ？
比較し、読み出しデータと同じ値のデータを保持するレ
ジスタにどちらの読み出しデータと一致したかを示すフ
ラグをセットする。一方、２個の読み出しデータは、タ
グ検査回路１２０と算術論理演算器１４０で処理される
。その処理の中で、タグ検査回路１２０は、次に実行す
べき処理を決定する。２個の読み出しデータの肉食なく
とも１個のデータが変数データの場合、次に実行する処
理は変数データにもう一方のデータを誓き込む処理とな
る。この変数へ、もう一方のデータ？書き込む処理は、
２個のデータ読み出し時に変数である読み出しデータと
一致したすべてのレジスタに、もう一方のデータを書き
込むことで実現する。

このような機能を備える２読み出しポート連想レジスタ
ファイルの実施例を第１１図に示す。

１１００が外部から送られて来るレジスタ番号を解読し
、データ読み出し操作及びデータ書き込み操作のための
制御信号を生成するレジスタ番号解読器である。レジス
タ番号′″３”のレジスタに対するデータ読み出し操作
では、レジスタ番号解読器１１００　が読み出しレジス
タ番号から制御信号を生成し、レジスタの出力用トライ
ステート・バッファ１１３１　から１１３８　を制御し
、レジスタ１１０１から１１０８の８個のレジスタの中
からレジスタ１１０３　を選択し、レジスタ１１０３の
保持データ？出力用トライステート・バッファ１１３３
を介して出力バッファ１１１０　に送る。

この時、一致検出回路１１１１から１１１８は、出力用
トライステート書バッファ１１３３　の出力とレジスタ
１１０１　から１１０８の保持データを比較し、比較結
果を一致フラグ保持器１１２１　　から１１２８　に送
る。

レジスタ番号′″５″に対するデータの書き込み操作で
は、レジスタ番号ｓ貌器１１００が書き込み許可信号を
生成する。書き込み許可信号は、書き込み許可信号選択
器１１４１　から１１４８を通り、レジスタ１１０１　
から１１０８　に送られる。

この場合、書き込み許可信号選択器１１４５　　’Ｔｈ
通り、レジスタ１１０５に書き込み許可信号が送られ、
入力バッファ１１２０から送られて来る畜き込みデータ
が、レジスタ１１０５　に書き込まれる。

読み出しデータと同じ値のデータ？保持するレジスタに
対する書き込み操作は、一致フラグ保持器１１２１　か
ら１１２８の出力が書き込み許可信号選択器１１４１か
ら１１４８を通り、レジスタ１１０１　から１１０８　
　に送られる。この結果、−致フラグがセットされてい
る一致フラグ保持器の出力が書き込み許可信号となり、
一致フラグがセットされている。複数のレジスタに入力
バッファ１１２０から送られて来るｎき込みデータが書
き込まれる。

（発明の効果） 本発明の情報処理装置Ｉｔは、読み出しデータと同じ値
を保持するレジスタを検出し、読み出しデータと同じ値
を保持する全てのレジスタに対する書き込みを、１回の
書き込み操作で実現することで、レジスタファイル上に
複数個存在する同一変数への値の代入処理などの処理を
高速実行することを特徴とする。この結果、レジスタフ
ァイル上の複数個存在する特定データの書換えを高速実
行することを可能にしている。

【図面の簡単な説明】

第１図は本発明の情報処理装置の一実施例のブロック図
、第２図は本発明の構成要素の１つである２読み出しポ
ート連想レジスタ・ファイルの状態を示す図、第３図は
述語Ｐの引数を書き込んだ後の状態を示す図、第４図は
第２引数読み出し後の状態を示す図、第５図は作業用レ
ジスタの内容を書き込み中の状態を示す図、第６図は作
業用レジスタの内容を書き込んだ後の状態を示す図、第
７図は２絖み田しポート連想レジスタファイルの実砲例
のブロック図、第８図は述語Ｐの引数を引数レジスタに
格納した状態を示す図、第９図は引数レジスタに、直接
、変数Ｘを格納した状態を示す図、第１０図は第２引数
の処理終了後の状態を示す図、第１１図は第４引数の処
理が終了した状態を示す図である。 １００・・・・・・メモリ、１０１，１０２・・・・・
・データ選択器、１１０・・・・・・２絖み出しポート
連想レジスタファイル上ル２ｏ・・・・・・タグ検査回
路、１３０・・・・・・制御回路、１４０・・・・・・
算術論理演算器、２００゜３００．４００，５００　・
・・・・・汎用レジスタファイル、２０１〜２０５．３
０１〜３０５．４０１〜４０５゜５０１〜５０５・・・
・・・レジスタ、２０７・・・・・・メモリ、２０６・
・・・・・変数Ｘのセル、６００，７００，８００゜９
００．１０００・・・・・・２読み出しポート連想レジ
スタファイル、６０１〜６０８．７０１〜７０８．８０
１〜８０８．９０１〜９０８．１００１〜１００８・・
・・・・連想レジスタ、７０９，８０９，９０９．１０
０９・・・・・・メモリ上の変数Ｘのセル、８１１〜８
１８．９１１〜９１８・・・・・・絖み出しデータとの
一致を示すフラグ、１１００・・・・・・レジスタ番号
解読器、１１０１〜１１０８・・・・・・レジスタ、１
１２０　・・・・・・入カハッファ、１１１０．１１３
０・・−・・・出力バッファ、１１１１〜１１１８．１
１５１〜１１５８・・・・・・−散積出回路、１１２１
〜１１２８．１１６１〜１１６８　・・・・・・一致フ
ラグ保持器、１１３１〜１１３８．１１７１−１１７８
・・・・・・出力用トライステートφバッファ。 代理人　弁理士　　内　原　　　晋 第２図 沼３図 箭４図

Claims (1)

【特許請求の範囲】
1. データタイプを示すタグ部とデータ値を示すヴァリュー
   部から成るデータを処理対象とし、データを一時的に格
   納する２個の読み出しポートと１個の書き込みポートを
   備えた２読み出しポート連想レジスタ・ファイルと、前
   記２読み出しポート連想レジスタ・ファイルの出力デー
   タのヴァリュー部の算術論理演算を行う算術論理演算器
   と、前記２読み出しポート連想レジスタ・ファイルの２
   個の出力データのタグ部の組合せを検査するタグ検査回
   路と、前記２読み出しポート連想レジスタ・ファイルと
   接続されデータを記憶するメモリと、前記タグ検査回路
   の検査結果出力を基に前記４個の構成要素に制御信号を
   出力する制御回路から成り、前記２読み出しポート連想
   レジスタ・ファイルがデータ読み出し時に、２個の読み
   出しデータとレジスタ・ファイルを構成するレジスタが
   保持するデータを比較し、その読み出しデータと同じ値
   を格納している全レジスタにどちらの読み出しデータと
   等しいかを示すフラグをセットし、そのフラグのセット
   されている２組のレジスタ集合の任意の集合に属する全
   てのレジスタに１回のデータ書き込み操作でデータの書
   き込みができることと、前記２読み出しポート連想レジ
   スタ・ファイルから読み出した２個のデータのタグ部を
   検査した結果により、次に実行する処理を決定すること
   を特徴とする情報処理装置。