JPH01211122A - 2読み出しポート連想レジスタファイル - Google Patents
2読み出しポート連想レジスタファイルInfo
- Publication number
- JPH01211122A JPH01211122A JP3687088A JP3687088A JPH01211122A JP H01211122 A JPH01211122 A JP H01211122A JP 3687088 A JP3687088 A JP 3687088A JP 3687088 A JP3687088 A JP 3687088A JP H01211122 A JPH01211122 A JP H01211122A
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- registers
- output
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 2
- OQCFWECOQNPQCG-UHFFFAOYSA-N 1,3,4,8-tetrahydropyrimido[4,5-c]oxazin-7-one Chemical compound C1CONC2=C1C=NC(=O)N2 OQCFWECOQNPQCG-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は2読み出しポート連想レジスタファイルに関し
、特に各レジスタに2組の一致検出器と一致フラグを備
えることで、データ読み出し時に、2個の読み出しデー
タのどちらかと同じ値のデータを保持するレジスタを検
出し、2個の読み出しデータから選択した1個のデータ
と同じ値を保持している全てのレジスタに対する書き込
みを、1回の書き込み操作で実現することで、特定のデ
ー夕を他の値に書き換える操作を高速実行する2読み出
しポート連想レジスタファイルに関するものである。
、特に各レジスタに2組の一致検出器と一致フラグを備
えることで、データ読み出し時に、2個の読み出しデー
タのどちらかと同じ値のデータを保持するレジスタを検
出し、2個の読み出しデータから選択した1個のデータ
と同じ値を保持している全てのレジスタに対する書き込
みを、1回の書き込み操作で実現することで、特定のデ
ー夕を他の値に書き換える操作を高速実行する2読み出
しポート連想レジスタファイルに関するものである。
近年の高級プログラミング言語は処理するデータの構造
が複雑で、ポインタの使用頻度が高い。
が複雑で、ポインタの使用頻度が高い。
例えば、知識情報処理の分野で注目されているプログラ
ミング言語プロローグ(I’ROLOG )がそうであ
る。プロローグのプログラム記述の基本要素は術語であ
る。術語は術語基と複数の引数とからなる。5個の引数
を持つ術語基Pの術語の例は以下の様になる。
ミング言語プロローグ(I’ROLOG )がそうであ
る。プロローグのプログラム記述の基本要素は術語であ
る。術語は術語基と複数の引数とからなる。5個の引数
を持つ術語基Pの術語の例は以下の様になる。
P(”a”、χ、”b” 、x、x>
“a ”と“bnはアトムと呼ばれる記号を表現するデ
ータである。Xは変数を表す。代表的なプロローグ言語
処理方式として、術語の引数レジスタと呼ぶ複数のレジ
スタ群に格納する方式がある。
ータである。Xは変数を表す。代表的なプロローグ言語
処理方式として、術語の引数レジスタと呼ぶ複数のレジ
スタ群に格納する方式がある。
従来は、引数レジスタを汎用の2読み出しポート・レジ
スタファイルで実現し、引数レジスタの他の一時的な変
数の格納に使用していた。2個の読み出しポートのうち
1個は、術語の引数を読み出すのに使用し、もう1つは
、−時的な変数の読み出しに使用する。
スタファイルで実現し、引数レジスタの他の一時的な変
数の格納に使用していた。2個の読み出しポートのうち
1個は、術語の引数を読み出すのに使用し、もう1つは
、−時的な変数の読み出しに使用する。
先の術語Pの引数を引数レジスタに格納する場合、アト
ム゛11と“b ”は、直接、引数レジスタに格納でき
るが、変数Xはメモリ上の変数セルへのポインタを格納
する。また、−時変数に変数Xが代入される場合も、メ
モリ上の変数セルへのポインタを格納する。第2図は術
語Pの引数を引数レジスタに格納した状態を示す説明図
である。
ム゛11と“b ”は、直接、引数レジスタに格納でき
るが、変数Xはメモリ上の変数セルへのポインタを格納
する。また、−時変数に変数Xが代入される場合も、メ
モリ上の変数セルへのポインタを格納する。第2図は術
語Pの引数を引数レジスタに格納した状態を示す説明図
である。
200が引数レジスタ群と一時変数レジスタを構成する
レジスタファイル、201が第1引数” a ”を格納
する引数レジスタである。変数Xはメモリ上のセル20
6をデータの格納領域として使用する。引数レジスタ2
02は第2引数が変数Xなので、メモリ上の変数セル2
06へのポインタを格納する。変数Xが代入されている
一時変換レジスタ208もメモリ上の変数セル206へ
のポインタを格納する。
レジスタファイル、201が第1引数” a ”を格納
する引数レジスタである。変数Xはメモリ上のセル20
6をデータの格納領域として使用する。引数レジスタ2
02は第2引数が変数Xなので、メモリ上の変数セル2
06へのポインタを格納する。変数Xが代入されている
一時変換レジスタ208もメモリ上の変数セル206へ
のポインタを格納する。
従来の汎用レジスタファイルを使用した引数レジスタで
は、変数データを直接格納できなかった。
は、変数データを直接格納できなかった。
この為、変数データのアクセスは必ずポインタを辿る必
要がある。アトムデータより処理に必要な時間が長くな
る傾向があった。変数データを直接格納できない理由を
、先の術語Pを使用して説明する。
要がある。アトムデータより処理に必要な時間が長くな
る傾向があった。変数データを直接格納できない理由を
、先の術語Pを使用して説明する。
第3図が術語Pの5個の引数を直接引数レジスタに格納
した時の状態を示す説明図である。302から305の
3個の引数レジスタに変数Xが格納される。第2引数の
処理が変数Xにアトム”C”を代入すると仮定する。第
4図が第2引数の処理終了後の状態を示す説明図である
。引数レジスタ402はアトム゛C“を格納する。しか
し、引数レジスタ404.405は変数Xを格納したま
まである。ここで、第4引数の処理が変数Xにアトム“
d″′を代入すると仮定する。第5図が第4引数の処理
終了後の状態を示す説明図である。引数レジスタ502
はアトム“C”を格納し、引数レジスタ504はアトム
゛′d′°を格納し、1つの変数に2つのデータが代入
されるという矛盾が生じている。
した時の状態を示す説明図である。302から305の
3個の引数レジスタに変数Xが格納される。第2引数の
処理が変数Xにアトム”C”を代入すると仮定する。第
4図が第2引数の処理終了後の状態を示す説明図である
。引数レジスタ402はアトム゛C“を格納する。しか
し、引数レジスタ404.405は変数Xを格納したま
まである。ここで、第4引数の処理が変数Xにアトム“
d″′を代入すると仮定する。第5図が第4引数の処理
終了後の状態を示す説明図である。引数レジスタ502
はアトム“C”を格納し、引数レジスタ504はアトム
゛′d′°を格納し、1つの変数に2つのデータが代入
されるという矛盾が生じている。
この矛盾発生を回避するためには、第2引数の処理で変
数Xにアトム“C″を代入する時に、全ての引数レジス
タが保持するデータを調べ、保持データが変数Xである
レジスタにアトム“c ”を書き込む必要がある。しか
し、全ての引数レジスタを調べる為に必要な処理時間は
、変数アクセスでポインタを辿る処理時間よりはるかに
長いため、汎用のレジスタファイルで実現した引数レジ
スタの場合、変数データを直接格納しない方が優れてい
る。同様の事が、−時変数レジスタについても言える。
数Xにアトム“C″を代入する時に、全ての引数レジス
タが保持するデータを調べ、保持データが変数Xである
レジスタにアトム“c ”を書き込む必要がある。しか
し、全ての引数レジスタを調べる為に必要な処理時間は
、変数アクセスでポインタを辿る処理時間よりはるかに
長いため、汎用のレジスタファイルで実現した引数レジ
スタの場合、変数データを直接格納しない方が優れてい
る。同様の事が、−時変数レジスタについても言える。
本発明の目的は、各レジスタに読みだしデータとレジス
タの保持データとを比較する2個の一致検出回路と比較
の結果を記憶する2個の一致フラグ保持器を備え、2組
の一致フラグ保持器から任意に選択した一致フラグ保持
器のフラグがセットされている全てのレジスタに対する
データの書き込みを可能とすることで、汎用レジスタフ
ァイルでは実現できなかった変数データを直接格納でき
る引数レジスタの実現を可能にする2読み出しポート連
想レジスタファイルを提供することにある。
タの保持データとを比較する2個の一致検出回路と比較
の結果を記憶する2個の一致フラグ保持器を備え、2組
の一致フラグ保持器から任意に選択した一致フラグ保持
器のフラグがセットされている全てのレジスタに対する
データの書き込みを可能とすることで、汎用レジスタフ
ァイルでは実現できなかった変数データを直接格納でき
る引数レジスタの実現を可能にする2読み出しポート連
想レジスタファイルを提供することにある。
前述の問題を解決する為に、本発明が提供する2読み出
しポート連想レジスタファイルは、−度に2個のデータ
読み出しが可能なレジスタファイルにおいて、任意の2
個のレジスタの保持データを外部に出力する2個の出力
バッファと、前記レジスタ毎に用意した2個の前記出力
バッファの出力と前記レジスタの保持データとを比較す
る2個の一致検出回路と、2個の前記−敷積出回路の各
々に用意した前記−敷積出回路の出力を保持する2個の
一致フラグ保持器と、レジスタファイル実現に必要なレ
ジスタ番号解読器とを備えて成り、データ読み出し操作
時に2個の前記−敷積出回路が2個の読み出しデータと
前記レジスタの保持データとを比較し、少なくとも1個
の読み出しデータと前記レジスタの保持データとが等し
い場合に一致を検出した前記−敷積出回路に用意した前
記一致フラグ保持器のフラグをセットすることと、デー
タ書き込み操作の1つとしてどちらか一方の組の前記一
致フラグ保持器の出力を前記レジスタの書き込み許可信
号として使用し、前記一致フラグ保持器のフラグがセッ
トされている全ての前記レジスタに、1回のデータ書き
込み操作で、データの書き込みを行うこととを備えて構
成される。
しポート連想レジスタファイルは、−度に2個のデータ
読み出しが可能なレジスタファイルにおいて、任意の2
個のレジスタの保持データを外部に出力する2個の出力
バッファと、前記レジスタ毎に用意した2個の前記出力
バッファの出力と前記レジスタの保持データとを比較す
る2個の一致検出回路と、2個の前記−敷積出回路の各
々に用意した前記−敷積出回路の出力を保持する2個の
一致フラグ保持器と、レジスタファイル実現に必要なレ
ジスタ番号解読器とを備えて成り、データ読み出し操作
時に2個の前記−敷積出回路が2個の読み出しデータと
前記レジスタの保持データとを比較し、少なくとも1個
の読み出しデータと前記レジスタの保持データとが等し
い場合に一致を検出した前記−敷積出回路に用意した前
記一致フラグ保持器のフラグをセットすることと、デー
タ書き込み操作の1つとしてどちらか一方の組の前記一
致フラグ保持器の出力を前記レジスタの書き込み許可信
号として使用し、前記一致フラグ保持器のフラグがセッ
トされている全ての前記レジスタに、1回のデータ書き
込み操作で、データの書き込みを行うこととを備えて構
成される。
本発明の連想レジスタファイルは、各レジスタ・セルを
レジスタと、2個のレジスタ出力用トライステート・バ
ッファと、読み出しデータとレジスタの保持データとの
比較を行う2個の一致検出回路と、−敷積出回路の出力
を記憶する2個の一致フラグ保持器で構成する。
レジスタと、2個のレジスタ出力用トライステート・バ
ッファと、読み出しデータとレジスタの保持データとの
比較を行う2個の一致検出回路と、−敷積出回路の出力
を記憶する2個の一致フラグ保持器で構成する。
レジスタ数8個の例を使用して、本発明の連想レジスタ
ファイルの動作説明を行う。データ読み出し操作時の本
発明の連想レジスタファイルの状態を第6図に示す、6
01から608がレジスタである。1′”、3”、1°
°、“5”°、°°1”、“3′′、“°5″、“1′
′はそれぞれレジスタ601〜608の保持データであ
る。データ読み出し操作によりレジスタ604と605
の保持デーラダ“5゛′と“°1”が出力されるとする
。レジスタの出力用トライステート・バッファ634と
635がレジスタ604と605の保持データを出力す
る。−敷積出回路611がら618は読み出しデータ゛
1”と各レジスタの保持データとを比較し、−敷積出回
路651から658は読み出しデータ“5”と各レジス
タの保持データとを比較する。比較の結果、−敷積出回
路611,613.615,618と654,657と
が一致を検出する。−敷積出回路の出力は、2組の一致
フラグ保持器621から628と661から668とに
送られる。
ファイルの動作説明を行う。データ読み出し操作時の本
発明の連想レジスタファイルの状態を第6図に示す、6
01から608がレジスタである。1′”、3”、1°
°、“5”°、°°1”、“3′′、“°5″、“1′
′はそれぞれレジスタ601〜608の保持データであ
る。データ読み出し操作によりレジスタ604と605
の保持デーラダ“5゛′と“°1”が出力されるとする
。レジスタの出力用トライステート・バッファ634と
635がレジスタ604と605の保持データを出力す
る。−敷積出回路611がら618は読み出しデータ゛
1”と各レジスタの保持データとを比較し、−敷積出回
路651から658は読み出しデータ“5”と各レジス
タの保持データとを比較する。比較の結果、−敷積出回
路611,613.615,618と654,657と
が一致を検出する。−敷積出回路の出力は、2組の一致
フラグ保持器621から628と661から668とに
送られる。
一致フラグ保持器が一致検出回路の出力を記憶した後の
状態が第7図に示される。一致フラグ保持器721,7
23,725,728と764゜767とのフラグがセ
ットされている。この状態で読み出しデータ“1′′に
対して一致フラグがセットされたレジスタにデータ“7
′″を書き込む操作を行った時の状態が第8図に示され
る。この書き込み操作では、一致フラグ保持器の出力を
書き込み許可信号として使用する。入力用バッファ82
0から書き込みデータ〒7”が入力され、一致フラグが
セットされている一致フラグ保持器821.823,8
25.828がレジスタ801゜803.805,80
8に書き込み許可信号を出力する。データ書き込み操作
終了後の状態が第9図に示される。一致フラグ保持器9
21,923゜925.928が書き込み許可信号を出
力していたレジスタ901,903,905,908に
書き込みデータ“°7′′が書き込まれている。
状態が第7図に示される。一致フラグ保持器721,7
23,725,728と764゜767とのフラグがセ
ットされている。この状態で読み出しデータ“1′′に
対して一致フラグがセットされたレジスタにデータ“7
′″を書き込む操作を行った時の状態が第8図に示され
る。この書き込み操作では、一致フラグ保持器の出力を
書き込み許可信号として使用する。入力用バッファ82
0から書き込みデータ〒7”が入力され、一致フラグが
セットされている一致フラグ保持器821.823,8
25.828がレジスタ801゜803.805,80
8に書き込み許可信号を出力する。データ書き込み操作
終了後の状態が第9図に示される。一致フラグ保持器9
21,923゜925.928が書き込み許可信号を出
力していたレジスタ901,903,905,908に
書き込みデータ“°7′′が書き込まれている。
この結果、本発明の連想レジスタファイルは1回のデー
タ書き込み操作で、書き込み操作以前に実行したデータ
読み出し操作で読み出したデータと同じ値のデータを保
持する全てのレジスタに対するデータの書き込みを実行
できる。
タ書き込み操作で、書き込み操作以前に実行したデータ
読み出し操作で読み出したデータと同じ値のデータを保
持する全てのレジスタに対するデータの書き込みを実行
できる。
本発明の実施例について、図面を参照して詳細に説明す
る。第1図は、レジスタ数8個の場合の本発明の連想レ
ジスタファイルの一実施例のブロック図である。
る。第1図は、レジスタ数8個の場合の本発明の連想レ
ジスタファイルの一実施例のブロック図である。
100が外部から送られて来るレジスタ番号を解読し、
データ読み出し操作及びデータ書き込み操作の為の制御
信号を生成するレジスタ番号解読器である。レジスタ番
号゛3″′とn 511のレジスタに対するデータ読み
出し操作では、レジスタ番号解読器100が2組の読み
出しレジスタ番号から制御信号を生成し、レジスタの出
力用トライステート・バッファ131から138と17
1から178を制御し、レジスタ101から108の8
個のレジスタの中からレジスタ103と105を選択し
、レジスタ103の保持データを出力用トライステート
・バッファ133を介して出力バッファ110に、レジ
スタ105の保持データを出力用トライステート・バッ
ファ175を介して出力バッファ130に送る。この時
、−数構出回路111から118は出力用トライステー
ト・バッファ133の出力とレジスタ101から108
の保持データを比較し、比較結果を一致フラグ保持器1
21から128に送る。同様に、−数構出回路151か
ら158は出力用トライステート・バッファ175の出
力とレジスタ101から108の保持データを比較し、
比較結果を一致フラグ保持器161から1.68に送る
。
データ読み出し操作及びデータ書き込み操作の為の制御
信号を生成するレジスタ番号解読器である。レジスタ番
号゛3″′とn 511のレジスタに対するデータ読み
出し操作では、レジスタ番号解読器100が2組の読み
出しレジスタ番号から制御信号を生成し、レジスタの出
力用トライステート・バッファ131から138と17
1から178を制御し、レジスタ101から108の8
個のレジスタの中からレジスタ103と105を選択し
、レジスタ103の保持データを出力用トライステート
・バッファ133を介して出力バッファ110に、レジ
スタ105の保持データを出力用トライステート・バッ
ファ175を介して出力バッファ130に送る。この時
、−数構出回路111から118は出力用トライステー
ト・バッファ133の出力とレジスタ101から108
の保持データを比較し、比較結果を一致フラグ保持器1
21から128に送る。同様に、−数構出回路151か
ら158は出力用トライステート・バッファ175の出
力とレジスタ101から108の保持データを比較し、
比較結果を一致フラグ保持器161から1.68に送る
。
レジスタ番号“5″に対するデータの書き込み操作では
、レジスタ番号解読器100が書き込み許可信号を生成
する。書き込み許可信号は書き込み許可信号選択器14
1から148を通りレジスタ101から108に送られ
る。この場合、書き込み許可信号選択器145を通りレ
ジスタ105に書き込み許可信号が送られ、入力バッフ
ァ120から送られて来る書き込みデータがレジスタ1
05に書き込まれる。
、レジスタ番号解読器100が書き込み許可信号を生成
する。書き込み許可信号は書き込み許可信号選択器14
1から148を通りレジスタ101から108に送られ
る。この場合、書き込み許可信号選択器145を通りレ
ジスタ105に書き込み許可信号が送られ、入力バッフ
ァ120から送られて来る書き込みデータがレジスタ1
05に書き込まれる。
レジスタ゛3゛′の読み出しデータと同じ値のデータを
保持するレジスタに対する書き込み操作では、一致フラ
グ保持器121から128の出力が、書き込み許可信号
選択器141から148を通りレジスタ101から10
8に送られる。この結果、一致フラグがセットされてい
る一致フラグ保持器の出力が書き込み許可信号となり、
一致フラグがセットされている複数のレジスタに入力バ
ッファ120から送られて来る書き込みデータが書き込
まれる。
保持するレジスタに対する書き込み操作では、一致フラ
グ保持器121から128の出力が、書き込み許可信号
選択器141から148を通りレジスタ101から10
8に送られる。この結果、一致フラグがセットされてい
る一致フラグ保持器の出力が書き込み許可信号となり、
一致フラグがセットされている複数のレジスタに入力バ
ッファ120から送られて来る書き込みデータが書き込
まれる。
本発明の2読み出しポート連想レジスタファイルは、各
レジスタ・セルをレジスタと、2個の出力用トライステ
ート・バッファと、読み出しデータと保持データを比較
する2個の一致検出回路と、−数構出回路の出力を記憶
する2個の一致フラグ保持器とで構成し、データ読み出
し操作時に2個の読み出しデータとレジスタの保持デー
タを比較し、2個の読み出しデータのどちらかと同じ値
のデータを保持するレジスタを検出しておき、1回の書
き込み操作で2個の読み出しデータから任意に選択した
1個のデータと同じ値のデータを保持する全てのレジス
タにデータを書き込む操作を可能にした。この結果、特
定のデータの書換えを高速に実行することを可能にした
という効果がある。
レジスタ・セルをレジスタと、2個の出力用トライステ
ート・バッファと、読み出しデータと保持データを比較
する2個の一致検出回路と、−数構出回路の出力を記憶
する2個の一致フラグ保持器とで構成し、データ読み出
し操作時に2個の読み出しデータとレジスタの保持デー
タを比較し、2個の読み出しデータのどちらかと同じ値
のデータを保持するレジスタを検出しておき、1回の書
き込み操作で2個の読み出しデータから任意に選択した
1個のデータと同じ値のデータを保持する全てのレジス
タにデータを書き込む操作を可能にした。この結果、特
定のデータの書換えを高速に実行することを可能にした
という効果がある。
第1図はレジスタ数8個の場合の本発明の2読み出しポ
ート連想レジスタファイルの一実施例のブロック図、第
2図は術語Pの引数を引数レジスタに格納した状態を示
す説明図、第3図は引数レジスタに、直接、変数Xを格
納した状態を示す説明図、第4図は第2引数の処理終了
後の状態を示す説明図、第5図は第4引数の処理が終了
した状態を示す説明図、第6図はデータ読み出し操作中
の本発明の2読み出しポート連想レジスタファイルの状
態を示すブロック図、第7図はデータ読み出し操作が終
了した状態を示すブロック図、第8図はデータ書き込み
操作中の状態を示すブロック図、第9図はデータ書き込
み操作終了後の状態を示すブロック図。 100はレジスタ番号解読器、101がら108はレジ
スタ、110・130は出力バッファ、111から11
8,151から158は一致検出回路、121から12
8,161がら168は一致フラグ保持器、120は入
力バッファ、131から1.38,171から178は
レジスタ出力用トライステート・バッファ、141から
148はレジスタの書き込み許可信号選択器。
ート連想レジスタファイルの一実施例のブロック図、第
2図は術語Pの引数を引数レジスタに格納した状態を示
す説明図、第3図は引数レジスタに、直接、変数Xを格
納した状態を示す説明図、第4図は第2引数の処理終了
後の状態を示す説明図、第5図は第4引数の処理が終了
した状態を示す説明図、第6図はデータ読み出し操作中
の本発明の2読み出しポート連想レジスタファイルの状
態を示すブロック図、第7図はデータ読み出し操作が終
了した状態を示すブロック図、第8図はデータ書き込み
操作中の状態を示すブロック図、第9図はデータ書き込
み操作終了後の状態を示すブロック図。 100はレジスタ番号解読器、101がら108はレジ
スタ、110・130は出力バッファ、111から11
8,151から158は一致検出回路、121から12
8,161がら168は一致フラグ保持器、120は入
力バッファ、131から1.38,171から178は
レジスタ出力用トライステート・バッファ、141から
148はレジスタの書き込み許可信号選択器。
Claims (1)
- 一度に2個のデータ読み出しが可能なレジスタファイル
において、任意の2個のレジスタの保持データを外部に
出力する2個の出力バッファと、前記レジスタ毎に用意
した2個の前記出力バッファの出力と前記レジスタの保
持データとを比較する2個の一致検出回路と、2個の前
記一致検出回路の各々に用意した前記一致検出回路の出
力を保持する2個の一致フラグ保持器と、レジスタファ
イル実現に必要なレジスタ番号解読器とを備えて成り、
データ読み出し操作時に2個の前記一致検出回路が2個
の読み出しデータと前記レジスタの保持データとを比較
し、少なくとも1個の読み出しデータと前記レジスタの
保持データとが等しい場合に一致を検出した前記一致検
出回路に用意した前記一致フラグ保持器のフラグをセッ
トすることと、データ書き込み操作の1つとしてどちら
か一方の組の前記一致フラグ保持器の出力を前記レジス
タの書き込み許可信号として使用し、前記一致フラグ保
持器のフラグがセットされている全ての前記レジスタに
、1回のデータ書き込み操作で、データの書き込みを行
うこととを備えて成ることを特徴とする2読み出しポー
ト連想レジスタファイル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3687088A JPH01211122A (ja) | 1988-02-19 | 1988-02-19 | 2読み出しポート連想レジスタファイル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3687088A JPH01211122A (ja) | 1988-02-19 | 1988-02-19 | 2読み出しポート連想レジスタファイル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01211122A true JPH01211122A (ja) | 1989-08-24 |
Family
ID=12481818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3687088A Pending JPH01211122A (ja) | 1988-02-19 | 1988-02-19 | 2読み出しポート連想レジスタファイル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01211122A (ja) |
-
1988
- 1988-02-19 JP JP3687088A patent/JPH01211122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62269076A (ja) | 半導体メモリ試験装置 | |
| JPS6298440A (ja) | プログラマブルアクセスメモリ | |
| US4975872A (en) | Dual port memory device with tag bit marking | |
| JPH01211122A (ja) | 2読み出しポート連想レジスタファイル | |
| JP2841456B2 (ja) | データ転送方法及びデータバッファ装置 | |
| JPH01204151A (ja) | 連想レジスタファイル | |
| JPH01204150A (ja) | 情報処理装置 | |
| JP2989962B2 (ja) | ベクトル処理装置 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JP2707256B2 (ja) | マイクロコンピユータ | |
| JPS635442A (ja) | プログラムル−プ検出記憶装置 | |
| JPS59116991A (ja) | 連想メモリ装置 | |
| JPS60218146A (ja) | 記憶装置アドレス制御方式 | |
| JPH02287732A (ja) | レジスタアドレス生成装置 | |
| JPS5849960B2 (ja) | 情報チエツク方式 | |
| JPS62196746A (ja) | メモリ集積回路 | |
| JPH01302450A (ja) | 記憶装置故障検出方式 | |
| JPS61264431A (ja) | 記憶回路 | |
| JPH0465712A (ja) | 情報処理装置 | |
| JPH02249040A (ja) | 情報履歴記憶回路 | |
| JPS61240338A (ja) | ハ−ドウエア・イベンドプロセツサ装置 | |
| JPS6184746A (ja) | トレ−サ・メモリ・デ−タ記録回路 | |
| JPH02114344A (ja) | ガーベジコレクション処理装置 | |
| JPS61156598A (ja) | メモリ−装置 | |
| JPH0276040A (ja) | エラー判定方式 |