JPH0120455B2 - - Google Patents
Info
- Publication number
- JPH0120455B2 JPH0120455B2 JP59167143A JP16714384A JPH0120455B2 JP H0120455 B2 JPH0120455 B2 JP H0120455B2 JP 59167143 A JP59167143 A JP 59167143A JP 16714384 A JP16714384 A JP 16714384A JP H0120455 B2 JPH0120455 B2 JP H0120455B2
- Authority
- JP
- Japan
- Prior art keywords
- transaction
- session
- terminal
- swap
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Description
【発明の詳細な説明】
(技術分野)
本発明は、タイムシエアリングシステムにおけ
る端末のセツシヨンのスワツピング制御方式に関
する。
る端末のセツシヨンのスワツピング制御方式に関
する。
(従来技術)
タイムシエアリングシステム(以下TSSと略
する)においては、典型的な場合としては、次の
ように処理が進行する。即ち、端末からユーザが
コマンド、あるいはデータを投入し、これをセン
タのプロセツサに送信する。センタのプロセツサ
はこれをうけて送信されたコマンドあるいはデー
タに対する処理を行い、結果を端末に送信する。
端末に表示された結果を端末ユーザが見て次に入
力すべきコマンド、データを考えこれをキイボー
ドから入力するという処理がくりかえされる。
する)においては、典型的な場合としては、次の
ように処理が進行する。即ち、端末からユーザが
コマンド、あるいはデータを投入し、これをセン
タのプロセツサに送信する。センタのプロセツサ
はこれをうけて送信されたコマンドあるいはデー
タに対する処理を行い、結果を端末に送信する。
端末に表示された結果を端末ユーザが見て次に入
力すべきコマンド、データを考えこれをキイボー
ドから入力するという処理がくりかえされる。
ここで、センタのプロセツサにコマンド、デー
タが入力され処理を行い、結果の端末への出力を
行うまでをトランザクシヨンと呼ぶ。また、トラ
ンザクシヨンとトランザクシヨンの間、即ち端末
からの入力待ちの時間をウエイト時間と呼ぶ。ま
た、一個の端末におけるトランザクシヨンの実行
の実体となるものをセツシヨンと呼ぶ。これは、
バツチシステムにおけるジヨブに相当するもので
ある。
タが入力され処理を行い、結果の端末への出力を
行うまでをトランザクシヨンと呼ぶ。また、トラ
ンザクシヨンとトランザクシヨンの間、即ち端末
からの入力待ちの時間をウエイト時間と呼ぶ。ま
た、一個の端末におけるトランザクシヨンの実行
の実体となるものをセツシヨンと呼ぶ。これは、
バツチシステムにおけるジヨブに相当するもので
ある。
一個のセツシヨンについてみると前述のように
端末のユーザがセンタのプロセツサからの端末へ
の表示結果を見て、次に入力すべきデータあるい
はコマンドを考えキイボードから入力するまでに
は通常数十秒のオーダの時間がかかるのに対し、
端末から入力されたコマンドに対するセンタのプ
ロセツサの処理は通常数秒以内に完了し、結果が
端末に出力され次の端末からの入力を待つ。従つ
てセンタのプロセツサからみればセツシヨンの大
部分の時間は端末ユーザによる思考時間およびキ
ーボードからの入力のための時間即ちウエイト時
間であり、この間、プロセツサの主記憶にセツシ
ヨンのプログラムを存在させることは、計算機シ
ステムの資源を浪費することになるので、一般に
はスワツピングという手法が用いられている。
端末のユーザがセンタのプロセツサからの端末へ
の表示結果を見て、次に入力すべきデータあるい
はコマンドを考えキイボードから入力するまでに
は通常数十秒のオーダの時間がかかるのに対し、
端末から入力されたコマンドに対するセンタのプ
ロセツサの処理は通常数秒以内に完了し、結果が
端末に出力され次の端末からの入力を待つ。従つ
てセンタのプロセツサからみればセツシヨンの大
部分の時間は端末ユーザによる思考時間およびキ
ーボードからの入力のための時間即ちウエイト時
間であり、この間、プロセツサの主記憶にセツシ
ヨンのプログラムを存在させることは、計算機シ
ステムの資源を浪費することになるので、一般に
はスワツピングという手法が用いられている。
これは、プロセツサでの処理が完了し、端末に
結果を表示し、次の入力を待つ状態(以下端末入
力待ち状態とよぶ)になつた時点(以下これをト
ランザクシヨン終了とよぶ)でこのセツシヨンに
属するプログラムを主記憶から二次記憶に追出し
(以下これをスワツプアウトと呼ぶ)端末ユーザ
からの入力が完了し、プロセツサでの処理が可能
になつた時点(以下これをトランザクシヨンの開
始とよぶ)でセツシヨンのプログラムを主記憶に
取込む(以下これをスワツプインと呼ぶ)もので
ある。これにより、各セツシヨンのプログラムに
はプロセツサでの処理を必要とする場合にのみ主
記憶を割当てればよいことになり主記憶に同時に
割当てることのできる端末数(セツシヨン数)よ
りも多くの端末を同時にサポートすることが可能
となる。
結果を表示し、次の入力を待つ状態(以下端末入
力待ち状態とよぶ)になつた時点(以下これをト
ランザクシヨン終了とよぶ)でこのセツシヨンに
属するプログラムを主記憶から二次記憶に追出し
(以下これをスワツプアウトと呼ぶ)端末ユーザ
からの入力が完了し、プロセツサでの処理が可能
になつた時点(以下これをトランザクシヨンの開
始とよぶ)でセツシヨンのプログラムを主記憶に
取込む(以下これをスワツプインと呼ぶ)もので
ある。これにより、各セツシヨンのプログラムに
はプロセツサでの処理を必要とする場合にのみ主
記憶を割当てればよいことになり主記憶に同時に
割当てることのできる端末数(セツシヨン数)よ
りも多くの端末を同時にサポートすることが可能
となる。
このようにトランザクシヨンの開始を契機とし
てスワツプインを行いトランザクシヨンの終了を
契機としてスワツプアウトを行うことにより主記
憶を効率的に使用し、多数の端末をサポートする
ことはTSSにおいて通常行われている。
てスワツプインを行いトランザクシヨンの終了を
契機としてスワツプアウトを行うことにより主記
憶を効率的に使用し、多数の端末をサポートする
ことはTSSにおいて通常行われている。
しかしながら、キイボードから入力する通常の
端末を使用している場合には、トランザクシヨン
の終了から開始までに思考およびそれに続くキイ
ボード操作による入力が必要であるのでセツシヨ
ンがスワツプアウトされてから再びスワツプイン
するまでの間に一般的には充分他のセツションを
実行するだけの時間的余裕があるのに対して、た
とえば端末側のフロツピイデイスクから連続的に
データをセンタ側に入力するような場合には、プ
ロセツサが入力要求を出してから(トランザクシ
ヨン終了)実際に端末からデータが入つてくるま
で(トランザクシヨンの開始)の時間が非常に短
かいために従来のスワツピング制御方式ではトラ
ンザクシヨンの終了でスワツプアウトを行うと直
ちに再びスワツプインが必要となり、これは主記
憶の空きスペースを生み出さないだけでなく二次
記憶用のデイスクの使用率を上昇させこれがシス
テム全体のスループツトを低下させる要因となる
という欠点がある。
端末を使用している場合には、トランザクシヨン
の終了から開始までに思考およびそれに続くキイ
ボード操作による入力が必要であるのでセツシヨ
ンがスワツプアウトされてから再びスワツプイン
するまでの間に一般的には充分他のセツションを
実行するだけの時間的余裕があるのに対して、た
とえば端末側のフロツピイデイスクから連続的に
データをセンタ側に入力するような場合には、プ
ロセツサが入力要求を出してから(トランザクシ
ヨン終了)実際に端末からデータが入つてくるま
で(トランザクシヨンの開始)の時間が非常に短
かいために従来のスワツピング制御方式ではトラ
ンザクシヨンの終了でスワツプアウトを行うと直
ちに再びスワツプインが必要となり、これは主記
憶の空きスペースを生み出さないだけでなく二次
記憶用のデイスクの使用率を上昇させこれがシス
テム全体のスループツトを低下させる要因となる
という欠点がある。
(発明の目的)
本発明は、トランザクシヨンの終了から開始ま
での待ち時間を各セツシヨン毎に測定し、測定さ
れた時間が設定されたしきい値と比較して小さい
場合にはこれに続くトランザクシヨンにおいても
待ち時間が短いものとみなしこのセツシヨンのス
ワツプアウトの要求を出さないようにすることに
より、端末からの連続データ入力時の場合には不
要なスワツピングを省きスワツピングオーバヘツ
ドを減少させるようにしたものである。
での待ち時間を各セツシヨン毎に測定し、測定さ
れた時間が設定されたしきい値と比較して小さい
場合にはこれに続くトランザクシヨンにおいても
待ち時間が短いものとみなしこのセツシヨンのス
ワツプアウトの要求を出さないようにすることに
より、端末からの連続データ入力時の場合には不
要なスワツピングを省きスワツピングオーバヘツ
ドを減少させるようにしたものである。
従つて本発明の第1の目的は連続入力における
不要なスワツピングの省略による連続入力速度の
向上にあり本発明の第2の目的は、スワツピング
のオーバヘツドの減少によりTSS全体として高
いスループツトを可能とするスワツピング制御方
式を提供することにある。
不要なスワツピングの省略による連続入力速度の
向上にあり本発明の第2の目的は、スワツピング
のオーバヘツドの減少によりTSS全体として高
いスループツトを可能とするスワツピング制御方
式を提供することにある。
(発明の構成)
本発明の方式は、端末からの入力待ちを契機と
して前記端末に対応するセツシヨンのスワツプア
ウトを行ない、前記端末からのデータ入力を契機
として前記端末に対応するセツシヨンのスワツプ
イング制御方式において、セツシヨンにおける先
行する第1のトランザクシヨンの終了から前記第
1のトランザクシヨンに続く第2のトランザクシ
ヨンの開始までのウエイト時間を測定するウエイ
ト時間測定手段と、前記測定されたウエイト時間
と予め定めた値とを比較し結果を保持する比較手
段と、前記比較手段の比較結果が前記測定された
ウエイト時間が前記予め定めた値より小さいとき
には前記第2のトランザクシヨンの終了時にスワ
ツプアウトを禁止するスワツプアウト禁止手段と
を含んで構成される。
して前記端末に対応するセツシヨンのスワツプア
ウトを行ない、前記端末からのデータ入力を契機
として前記端末に対応するセツシヨンのスワツプ
イング制御方式において、セツシヨンにおける先
行する第1のトランザクシヨンの終了から前記第
1のトランザクシヨンに続く第2のトランザクシ
ヨンの開始までのウエイト時間を測定するウエイ
ト時間測定手段と、前記測定されたウエイト時間
と予め定めた値とを比較し結果を保持する比較手
段と、前記比較手段の比較結果が前記測定された
ウエイト時間が前記予め定めた値より小さいとき
には前記第2のトランザクシヨンの終了時にスワ
ツプアウトを禁止するスワツプアウト禁止手段と
を含んで構成される。
(実施例)
次に本発明の実施例について図面を参照して説
明する。
明する。
第1図は本発明の一実施例を示すブロツク図で
ある。第1図のスワツピング制御方式はスワツピ
ング制御テーブル1と、セツシヨン番号レジスタ
2と、タイマ3と、減算回路5と、比較回路5
と、しきい値レジスタ6と、トランザクシヨン制
御部7と、スワツピング実行制御部8とから構成
される。
ある。第1図のスワツピング制御方式はスワツピ
ング制御テーブル1と、セツシヨン番号レジスタ
2と、タイマ3と、減算回路5と、比較回路5
と、しきい値レジスタ6と、トランザクシヨン制
御部7と、スワツピング実行制御部8とから構成
される。
スワツピング制御テーブル1は各セツシヨンに
対してスワツピングを行うか否かを制御するため
のものである。このテーブルは各セツシヨンに対
して1エントリをもち各エントリは前回のトラン
ザクシヨンの終了した時刻を記憶するための時刻
フイールドXTIMEおよびこのセツシヨンでスワ
ツプアウトを行うか否かを示すフラグフイールド
Fをもつ。このスワツピング制御テーブル1はト
ランザクシヨン開始/終了の発生したセツシヨン
番号jによりアドレスされるが、このアドレスは
セツシヨン番号レジスタ2に保持される。
対してスワツピングを行うか否かを制御するため
のものである。このテーブルは各セツシヨンに対
して1エントリをもち各エントリは前回のトラン
ザクシヨンの終了した時刻を記憶するための時刻
フイールドXTIMEおよびこのセツシヨンでスワ
ツプアウトを行うか否かを示すフラグフイールド
Fをもつ。このスワツピング制御テーブル1はト
ランザクシヨン開始/終了の発生したセツシヨン
番号jによりアドレスされるが、このアドレスは
セツシヨン番号レジスタ2に保持される。
現在の時刻を保持するタイマ3の値は減算回路
4の一方の入力に印加されるとともにスワツピン
グ制御テーブル1の時刻フイールドXTIMEにも
印加されている。同じく時刻フイールドXTIME
の出力は前記減算回路4のもう一方の入力に印加
されこの出力は比較回路5の一方の入力に印加さ
れている。
4の一方の入力に印加されるとともにスワツピン
グ制御テーブル1の時刻フイールドXTIMEにも
印加されている。同じく時刻フイールドXTIME
の出力は前記減算回路4のもう一方の入力に印加
されこの出力は比較回路5の一方の入力に印加さ
れている。
しきい値レジスタ6は、ウエイト時間のしきい
値を保持するレジスタで、その出力は比較回路5
のもう一方の入力に印加されている。比較回路5
の入力はトランザクシヨン制御部7に印加されて
いる。
値を保持するレジスタで、その出力は比較回路5
のもう一方の入力に印加されている。比較回路5
の入力はトランザクシヨン制御部7に印加されて
いる。
トランザクシヨン制御部7は、各セツシヨンに
おけるトランザクシヨンの開始、終了のイベント
を通知XS,XTにより受け各セツシヨンにおける
ウエイト時間を測定ししきい値との比較を行うこ
とにより、トランザクシヨン終了時でのスワツプ
アウト開始でのスワツプインを行うか否かを決定
するための制御部である。
おけるトランザクシヨンの開始、終了のイベント
を通知XS,XTにより受け各セツシヨンにおける
ウエイト時間を測定ししきい値との比較を行うこ
とにより、トランザクシヨン終了時でのスワツプ
アウト開始でのスワツプインを行うか否かを決定
するための制御部である。
スワツピング実行制御部8はトランザクシヨン
制御部7からの指令により実際のスワツプイン、
スワツプアウトを行うための制御部である。
制御部7からの指令により実際のスワツプイン、
スワツプアウトを行うための制御部である。
第2図は第1図の動作フローチヤートである。
第2図aはトランザクシヨン開始時の動作、第2
図bはトランザクシヨン終了時の動作を示す。
第2図aはトランザクシヨン開始時の動作、第2
図bはトランザクシヨン終了時の動作を示す。
次に、第1図および第2図により本実施例の動
作を説明する。
作を説明する。
あるセツシヨンjにおいて端末入力が完了しプ
ロセツサが処理を行える状態になつた時点、即ち
トランザクシヨン開始時には、まずこの通知XS
がトランザクシヨン制御部7に印加されるととも
にセツシヨンの信号jがセツシヨン番号レジスタ
2に印加される。トランザクシヨン制御部7はこ
の通知をうけて以下の処理を行う。即ち、まずセ
ツシヨン番号jをセツシヨン番号レジスタ2に格
納しそのあと、スワツピング制御テーブル1のセ
ツシヨン番号jに対応するエントリおよびタイマ
3を読出す。このとき読出された時刻フイールド
XTIMEjの値およびタイマ3の値は減算回路4
に印加され結果が比較回路5に印加される。この
比較回路5によりしきい値レジスタ6の値と比較
される。なおフラグフイールドFjの値は一時的に
退避される(退避場所は図示せず)。比較の結果
しきい値の方が大のとき、即ち、トランザクシヨ
ンの終了から開始までのウエイト時間がしきい値
よりも短い場合には、次のトランザクシヨン終了
時にスワツプアウトを禁止すべきであることを示
すためにスワツピング制御テーブル1のセクシヨ
ンjに対応するフラグフイールドFjに“1”をセ
ツトする。そうでない場合には値“0”をセツト
する。
ロセツサが処理を行える状態になつた時点、即ち
トランザクシヨン開始時には、まずこの通知XS
がトランザクシヨン制御部7に印加されるととも
にセツシヨンの信号jがセツシヨン番号レジスタ
2に印加される。トランザクシヨン制御部7はこ
の通知をうけて以下の処理を行う。即ち、まずセ
ツシヨン番号jをセツシヨン番号レジスタ2に格
納しそのあと、スワツピング制御テーブル1のセ
ツシヨン番号jに対応するエントリおよびタイマ
3を読出す。このとき読出された時刻フイールド
XTIMEjの値およびタイマ3の値は減算回路4
に印加され結果が比較回路5に印加される。この
比較回路5によりしきい値レジスタ6の値と比較
される。なおフラグフイールドFjの値は一時的に
退避される(退避場所は図示せず)。比較の結果
しきい値の方が大のとき、即ち、トランザクシヨ
ンの終了から開始までのウエイト時間がしきい値
よりも短い場合には、次のトランザクシヨン終了
時にスワツプアウトを禁止すべきであることを示
すためにスワツピング制御テーブル1のセクシヨ
ンjに対応するフラグフイールドFjに“1”をセ
ツトする。そうでない場合には値“0”をセツト
する。
このあと、先に読出しておいたフラグフイール
Fjの値を調べこれが“0”即ち前回のトランザク
シヨン終了でスワツプアウトが行われている場合
にはこのセツシヨンのスワツプインを行う。この
スワツプインはスワツピング実行制御部8に指令
を出すことにより行われる。先に読出しておいた
フラグフイールドFjの値が“1”の場合即ち、ス
ワツプアウトが行われていない場合にはスワツプ
インは不要であるので、トランザクシヨン制御の
ための処理を終了する。
Fjの値を調べこれが“0”即ち前回のトランザク
シヨン終了でスワツプアウトが行われている場合
にはこのセツシヨンのスワツプインを行う。この
スワツプインはスワツピング実行制御部8に指令
を出すことにより行われる。先に読出しておいた
フラグフイールドFjの値が“1”の場合即ち、ス
ワツプアウトが行われていない場合にはスワツプ
インは不要であるので、トランザクシヨン制御の
ための処理を終了する。
トランザクシヨン終了時には開始時と同様にト
ランザクシヨン終了通知XTがトランザクシヨン
制御部7に印加されセツシヨン番号jがセツシヨ
ン番号レジスタ2にセツトされ次にタイマ3の値
を読出しこれをスワツピング制御テーブル1の対
応する時刻フイールドXTIMEjに格納する。
ランザクシヨン終了通知XTがトランザクシヨン
制御部7に印加されセツシヨン番号jがセツシヨ
ン番号レジスタ2にセツトされ次にタイマ3の値
を読出しこれをスワツピング制御テーブル1の対
応する時刻フイールドXTIMEjに格納する。
このあと、フラグフイールドFjの値を読出し
“1”であるならば即ち、前回のウエイト時間が
しきい値より小である場合にはスワツプアウトは
行わずにトランザクシヨン制御処理を終了する。
Fjの値が“0”である場合には対応するセツシヨ
ンのスワツプアウトを行う。
“1”であるならば即ち、前回のウエイト時間が
しきい値より小である場合にはスワツプアウトは
行わずにトランザクシヨン制御処理を終了する。
Fjの値が“0”である場合には対応するセツシヨ
ンのスワツプアウトを行う。
本実施例の説明においては説明を簡単にするた
めに本発明の主旨と直接関係のない部分について
は説明を省略してある。また、トランザクシヨン
制御部あるいはスワツピング制御部についてもそ
の詳細な実現方法については説明を省略している
が、これらについては、従来知られている方法で
実現可能である。
めに本発明の主旨と直接関係のない部分について
は説明を省略してある。また、トランザクシヨン
制御部あるいはスワツピング制御部についてもそ
の詳細な実現方法については説明を省略している
が、これらについては、従来知られている方法で
実現可能である。
また、本発明が本実施例の構成に制限されるも
のでないことは明らかであり、たとえばセツシヨ
ン番号レジスタ2、しきい値レジスタ6等は必ず
しもレジスタとして特別のハードウエアを用意す
る必要はなく主記憶上に格納エリアをとることも
可能である。減算回路4、比較回路5等について
も同様であり、上記のスワツピングの制御のため
の専用のハードウエアを必ずしも設ける必要のな
いことは明らかであろう。
のでないことは明らかであり、たとえばセツシヨ
ン番号レジスタ2、しきい値レジスタ6等は必ず
しもレジスタとして特別のハードウエアを用意す
る必要はなく主記憶上に格納エリアをとることも
可能である。減算回路4、比較回路5等について
も同様であり、上記のスワツピングの制御のため
の専用のハードウエアを必ずしも設ける必要のな
いことは明らかであろう。
(発明の効果)
本発明にはウエイト時間を各セツシヨン毎に測
定し、このウエイト時間が設定されたしきい値よ
り小さい場合にはこのセツシヨンのスワツプアウ
トを禁止することにより連続入力速度を向上しか
つスワツピングのオーバヘツドの減少を行ない
TSSのスループツトを格段に向上できるという
効果がある。
定し、このウエイト時間が設定されたしきい値よ
り小さい場合にはこのセツシヨンのスワツプアウ
トを禁止することにより連続入力速度を向上しか
つスワツピングのオーバヘツドの減少を行ない
TSSのスループツトを格段に向上できるという
効果がある。
第1図は本発明の一実施例を示すブロツク図、
第2図aおよびbは第1図の動作を示すフローチ
ヤートである。 1……スワツピング制御テーブル、2……セツ
シヨン番号レジスタ、3……タイマ、4……減算
回路、5……比較回路、6……しきい値レジス
タ、7……トランザクシヨン制御部、8……スワ
ツピング実行制御部。
第2図aおよびbは第1図の動作を示すフローチ
ヤートである。 1……スワツピング制御テーブル、2……セツ
シヨン番号レジスタ、3……タイマ、4……減算
回路、5……比較回路、6……しきい値レジス
タ、7……トランザクシヨン制御部、8……スワ
ツピング実行制御部。
Claims (1)
- 1 端末からの入力待ちを契機として前記端末に
対応するセツシヨンのスワツプアウトを行ない、
前記端末からの入力を契機として前記端末に対応
するセツシヨンのスワツプインを行なうタイムシ
エアリングシステムのスワツピング制御方式にお
いて、セツシヨンにおける先行する第1のトラン
ザクシヨンの終了から前記第1のトランザクシヨ
ンに続く第2のトランザクシヨンの開始までのウ
エイト時間を測定するウエイト時間測定手段と、
前記測定されたウエイト時間と予め定めた値とを
比較し結果を保持する比較手段と、前記比較手段
の比較結果が前記測定されたウエイト時間が前記
予め定めた値より小さいときには前記第2のトラ
ンザクシヨンの終了時にスワツプアウトを禁止す
るスワツプアウト禁止手段とを含むことを特徴と
するスワツピング制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167143A JPS6145344A (ja) | 1984-08-09 | 1984-08-09 | スワツピング制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59167143A JPS6145344A (ja) | 1984-08-09 | 1984-08-09 | スワツピング制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6145344A JPS6145344A (ja) | 1986-03-05 |
| JPH0120455B2 true JPH0120455B2 (ja) | 1989-04-17 |
Family
ID=15844218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59167143A Granted JPS6145344A (ja) | 1984-08-09 | 1984-08-09 | スワツピング制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6145344A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5168359B2 (ja) * | 2008-10-31 | 2013-03-21 | 富士通株式会社 | 入出力管理装置、情報処理装置及びコンピュータプログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58188381A (ja) * | 1982-04-26 | 1983-11-02 | Fujitsu Ltd | 論理ロ−ルイン/アウトの制御方式 |
-
1984
- 1984-08-09 JP JP59167143A patent/JPS6145344A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6145344A (ja) | 1986-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317745A (en) | Minimal interrupt latency scheme using multiple program counters | |
| US5659760A (en) | Microprocessor having interrupt vector generation unit and vector fetching command unit to initiate interrupt processing prior to returning interrupt acknowledge information | |
| JPH0120455B2 (ja) | ||
| JP2002259143A (ja) | タスク数自動制御装置、タスク数自動制御方法、オンライントランザクション処理システム、プログラム | |
| JPS6148743B2 (ja) | ||
| JPH0132539B2 (ja) | ||
| JPH0962633A (ja) | ネットワーク制御装置 | |
| JPS6146552A (ja) | 情報処理装置 | |
| JPH04107634A (ja) | メモリデータバイパス制御方式 | |
| JPH05257860A (ja) | 情報処理装置 | |
| JP2875546B2 (ja) | 情報処理システム | |
| JPH02282855A (ja) | Dma転送制御方法 | |
| JPH05346828A (ja) | 自動化装置の現在化方法および自動化装置 | |
| JPS6160161A (ja) | マルチプロセツサシステム | |
| JPH05197593A (ja) | アプリケーションプログラムのループ/ストール監視装置 | |
| JPH0581047A (ja) | テストプログラム実行制御処理方式 | |
| JPH0658659B2 (ja) | プロセッサ間の割込み制御方法 | |
| JPH07326188A (ja) | メモリリフレッシュ装置および方法 | |
| JPH0711782B2 (ja) | マイクロプログラム制御方式 | |
| JPH02176813A (ja) | 中央処理装置およびタイマ回路 | |
| JPS6027419B2 (ja) | 割込制御装置 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPS6020392A (ja) | リフレツシユ制御方式 | |
| JPS6061855A (ja) | 割込制御方式 | |
| JPH02141843A (ja) | プログラム管理方式 |