JPH0120537B2

JPH0120537B2 -

Info

Publication number: JPH0120537B2
Application number: JP55010281A
Authority: JP
Inventors: Soichi Ito
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1980-01-31
Filing date: 1980-01-31
Publication date: 1989-04-17
Also published as: JPS56108242A

Description

【発明の詳細な説明】本発明はマスタスライス半導体装置、特に、第
１層配線にポリシリコンを用いた多層配線系のマ
スタスライス半導体装置に関する。

従来のマスタスライス半導体装置は単結晶シリ
コンウエハの表面からトランジスタのベース拡散
を行い、該単結晶シリコンウエハの表面にポリシ
リコンの層を形成した後、該ポリシリコン層の表
面からグラフトベース及びエミツタ拡散を行なつ
ている。このようにして形成されたポリシリコン
は所定の処理を経てポリシリ配線及びポリシリ抵
抗として用いられる。これにより、特に配線とし
ての役割を兼ねそなえた各電極上のポリシリコン
によつてトランジスタの各電極と配線との接続を
接続用開孔部を要することなく行なうことができ
る。さて、かかるポリシリ配線を第１の配線層と
し、さらに第２、第３の配線層の形成が可能な製
造法を前提にして、ゲート回路、EXOR回路、
フリツプフロツプ等の種々の論理基本回路相互を
結線することにより全論理回路を構成するマスタ
スライス方式による論理LSIの設計を行う場合、
チツプ上単位面積当りにより多くの論理機能を搭
載するには、ポリシリ配線に、上記論理基本回路
の個々、及びそれらのチツプ上での相対配置に応
じて夫々に最も適した形状を与えるのが好まし
く、従つて、マスタスライス方式に於るポリシリ
配線形状を規定する工程は、個々の品種に個別の
ものとして扱うのが好ましい。

ところが、このようにすると、個々の品種に固
有の形状を与える必要が特には無い、グラフトベ
ース拡散とエミツタ拡散の２工程が、ポリシリ配
線形状によつて既に個々の品種に区別されたウエ
ハに対して加えられることになり、個々の品種の
製造期間が必要以上に長くなるという欠点が生ず
る。この製造法に於ては、さらにその後第２層、
第３層の配線形成等を行なわなければならない点
で、かかる欠点によつて、従来のマスタスライス
半導体装置に比較して製造管理の上でより多くの
労力を要し、さらに、製品のユーザに対し一定期
間内に製品を供給することが困難な結果を生ず
る。かかる欠点をとり除くためには、ポリシリ配
線の形状を全品種に共通の形状にすれば良く、こ
のようにすることでポリシリ配線形状を決める工
程と、さらにグラフトベース拡散、及び、エミツ
タ拡散の２つの拡散工程が個別品種の製造所要時
間から省かれて大巾な時間短縮を果たすことが可
能になる。ところがこの場合一方では、回路の
種々の接続関係に応じたポリシリ配線の形状の変
更は不可能になり、ポリシリ配線の配線としての
機能は著るしく損なわれることになる。すなわち
第１層のポリシリ配線のみによつて素子端子間結
線を行うことは原理上禁止され（結線すれば、そ
こで特定の回路ができあがつてしまう）、素子端
子間の接続には必ず第２層配線、或いは第２層配
線と第３層配線とを必要とするようになる。

この結果、個別品種の製造所要時間短縮を果た
す上で、どのようにして、ポリシリ配線の配線機
能の低下を補うか、或いは、ポリシリ配線の機能
低下の分だけ増加するであろう、第２層配線、或
いは第３層配線への負担をどのようにして軽減す
るかが新たな問題として生ずる。

すなわち、従来のマスタスライス半導体装置は
第２層配線ならびに第３層配線への負担が大きく
かつ製造期間が長期化するという欠点があつた。

本発明の目的は第２層配線や第３層配線の負担
が軽減できかつ製造期間が短縮できるマスタスラ
イス半導体装置を提供することにある。

すなわち、本発明は、かかる背景のもとになさ
れたもので、個別品種の製造期間を短縮すること
を目的とし、そのために第１層ポリシリ配線形状
を全品種に対して共通の形状とし、一方その時に
生ずるポリシリ配線の配線としての機能低下を補
うべく共通形状であるポリシリ配線形状を有効に
規定することによつて第２層配線、及び第３層配
線への負担増加をおさえる手段を提供する。

本発明のマスタスライス半導体装置は、複数の
トランジスタと、第１層にポリシリコンで形成さ
れ前記トランジスタに接続される。トランジスタ
電極および少なくとも１個の第１の接続用開孔可
能位置および前記トランジスタ電極と前記第１の
接続用開孔可能位置との間に形成された第１のポ
リシリ抵抗形成可能領域を有する複数の第１種の
ポリシリ配線と、前記第１層にポリシリコンで形
成され少なくとも１個は前記第１の接続用開孔可
能位置と相対配置された少なくとも２個の第２の
接続用開孔可能位置および２つの第２の接続用開
孔可能位置の間に形成された第２のポリシリ抵抗
形成可能領域を有する複数の第２種のポリシリ配
線とを含んで構成される。

すなわち、本発明のマスタスライス半導体装置
は、ポリシリコンで形成された電極を有する複数
個のトランジスタとこのポリシリコンと同一層に
なりポリシリコンで形成された第１層配線とでマ
スタ・スライス基盤を構成し、該マスタ・スライ
ス基盤上のポリシリ配線の所望の位置にポリシリ
抵抗を形成する手段と、第２、第３層の配線によ
つて上記ポリシリコン相互を結線する手段とを有
するマスタ・スライス半導体装置に於て、トラン
ジスタ電極を構成する部分と、第２層配線との接
続用開孔可能位置とを夫々、少くとも１ケその一
部に有し、かつ必要に応じてポリシリ抵抗を形成
するべくその抵抗値範囲に対応する巾と長さをそ
の一部に確保したるところの第１種ポリシリ配線
と、トランジスタ電極を１ケも含まず、第２層配
線との接続用開孔可能位置を少くとも２ケその一
部に有し、かつ必要に応じてポリシリ抵抗を形成
するべくその抵抗値範囲に対応する巾と長さをそ
の一部に確保したるところの第２種ポリシリ配線
とを、上記第２種ポリシリ配線の第２層配線との
接続用開孔可能位置の少くとも１ケが、少くとも
１本の上記第１種ポリシリ配線の接続用開孔可能
位置と隣接するように相対配置して構成される。

次に、本発明の実施例について図面を参照して
説明する。

第１図は、本発明の一実施例であるマスタ・ス
ライス基盤の一部分を示し、１及び２は夫々トラ
ンジスタ、Ｂはベース電極、Ｅはエミツタ電極、
Ｃはコレクタ電極、３，６は夫々、ベース電極を
含むポリシリ配線、４，７は夫々、エミツタ電極
を含むポリシリ配線、５，８は夫々、コレクタ電
極を含むポリシリ配線、９はトランジスタ電極を
含まないポリシリ配線、１０〜２１は、夫々、各
ポリシリ配線と第２層配線との接続用開孔可能位
置を示す。ここに於て、ポリシリ配線９は、該配
線上の接続用開孔可能位置１７〜２０の夫々が、
トランジスタ電極を含むポリシリ配線３〜８の
夫々の接続用開孔可能位置１０〜１２，１４〜１
６に隣接するように相対配置される。

さて、かかるマスタ・スライス基盤に於て、例
えば、トランジスタ１のエミツタとトランジスタ
２のエミツタとを結線する、という布線作業を行
なう場合を例として以下に説明する。

まず接続用開孔可能位置１１および１７を開孔
し、それら２つの開孔を通じて第２層配線でポリ
シリ配線４と９とを結線し、次に、接続用開孔可
能位置１５および２０を開孔位置とし、それら２
つの開孔を通じて第２層配線でポリシリ配線７と
９とを結線することで完了する。

さて、かかる布線結果に於て、第２層配線の布
線は、第２層配線の両端に位置する接続用開孔が
予め隣接して配置されている故に、第１図に示す
マスタ・スライス基盤の上では、第１図の左右方
向に於る最短長をとることができる。さらに上記
のポリシリ配線９を用いる布線作業と同じやり方
で、トランジスタ１のいずれか１つの電極と、ト
ランジスタ２のいずれか１つの電極を結線する全
ての組合わせの場合について、第２層配線の布線
長を、第１図の左右方向、夫々の方向に於る最短
の距離にとどめたまま結線を実現することができ
る。

ここで、これらの結線方法について、もしポリ
シリ配線形状が種々の接続関係に応じて変えるこ
とができるのであれば、第２層配線は何ら必要と
せず、実際上記の第２層配線部分をポリシリ配線
に置き替え、該第２層配線が接続している２つの
ポリシリ配線を上記の置き替えたポリシリ配線で
接続すればそれで済む。

しかしながら、本発明の背景で説明したよう
に、ポリシリ配線形状は生じうる全ての接続関係
について共通形状を有する必要があり、個々の接
続関係を実現するには少くとも第２層配線が必要
である故に、上述の結線側に示した如く第２層配
線がその機能を果たすに際して、その布線長或い
は布線面積が必要最小限にとどまるよう、ポリシ
リ配線の配置、布線形状を規定するところに本発
明の意味がある。

さて、上述の効果がトランジスタ１および２の
各端子間の接続の全ての組み合わせについて最良
のものであることをより詳しく説明するため、今
第１図に於けるポリシリ配線９は、接続用開孔可
能位置１５と２０を結ぶ線上で、ポリシリ配線そ
れ自身によつてポリシリ配線７に接続しているも
のとして、第１図に示すものとは別個の、第２図
に示すマスタ・スライス基盤を想定してみる。

第２図に於て、例えばトランジスタ２′のエミ
ツタ端子とトランジスタ１′のいずれか１つの端
子を結線する作業を行つてみると、最短長の第２
層配線を接続用開孔可能位置１１′と１７′の間の
１ケ所に使用するだけで結線が完了し、２ケ所に
使用した第１図の場合に比して半分の布線長で済
む。ところが、これ以外の接続関係の場合、例え
ばトランジスタ２′のベース端子とトランジスタ
１′のベース端子との接続を行う時は、接続用開
孔可能位置１０′と１４′とを結ぶべく第２層配線
は賃第２図の上下方向にかなり長く布線されなけ
ればならず、少くとも寸法L′の区間に第２図の左
右方向に別の第２層配線を通過させることは、配
線交叉が生じる故に不可能になつてしまう。或い
はどうしても該左右方向の配線を同時に必要とす
る場合は、交叉し合ういずれか一方の配線に、少
くとも交叉する付近に於て、第２層配線と第３層
配線との接続用開孔可能位置に開孔を設けた上で
第３層配線を用いなければならない。或いはま
た、上記の如くに第３層配線を必要とする場合が
生ずるのを防ぐべく、第３図に示すように、第２
図に示すポリシリ配線６′に相当するポリシリ配
線をトランジスタ２″及び１″の左側を第３図の上
下方向で下向きにポリシリ配線３″の左側まで延
長してポリシリ配線６″とし、延長先端部の接続
用開孔可能位置１４″と、接続用開孔可能位置１
０″とを第２層配線で結線するべく処理すれば良
いが、このようにすることは一般的にポリシリ配
線そのものの配置面積を多くし、単位面積当りの
トランジスタ数を減少させてしまうので、第２層
配線および第３層配線の布線面積削減が行なわれ
たとしても総合的に見れば、それは単位面積当り
の論理機能量が減少することになつて好ましくな
い。そして、それでもまだ、トランジスタ２″の
コレクタと、トランジスタ１″のいずれか１つの
端子との接続について第２層配線を最短長に布線
することのできるポリシリ配線形状とはなり得て
いない。

以上の説明で明らかなように、第１図に示すも
のに比べて第２図又は第３図のマスタ・スライス
基盤は、特定の接続関係については布線面積削減
の上でより効果的であつても、それ以外の接続関
係については著るしく不利な結果を招く。本来、
マスタ・スライス基盤の設計に於ては、該マス
タ・スライス基盤上に配置される回路について、
例えばTTL系の回路か、CML系の回路かの大分
類による選択は予めあつても、ひとたびそのいず
れかの回路形式に決められた後は、その系の回路
で生ずるできる限り多くの回路の種類が構成可能
となるべく基盤がパタン構成されるので、第１図
から第３図に示した例のうち、マスタ・スライス
基盤としては特に第１図に示すものが汎用性に長
じている。その理由は、いかなるトランジスタ電
極もその一部に有していない第１図に示すポリシ
リ配線９がトランジスタ電極を含むポリシリ配線
３〜８と併用するべく配置されており、しかもポ
リシリ配線９上の接続用開孔可能位置がポリシリ
配線３〜８の夫々の接続用開孔可能位置に隣接配
置されていることによつている。

尚、マスタ・スライス基盤上の特定位置に於
て、非常に少数の回路の種類のみが構成可能であ
れば十分である場合には、例えば、上述の第１図
と第２図との接続の比較で示した例の如く、その
少数の回路種類のみに最適なマスタ・スライス基
盤形状であれば十分であることは言うまでもな
く、実際、後の、本発明の別の実施例で説明する
ように、そのように、特定の接続関係のみを目的
としたマスタ・スライス基盤形状をその一部に構
成しておくことはかえつて効果的である場合があ
る。

さて、次に、本発明は、回路構成上、抵抗素子
を必要とする部分にポリシリ抵抗を形成するべ
く、上述の如く配置されるポリシリ配線の一部に
予め予想される抵抗値範囲に応じた配線寸法を確
保することを一つの特徴としている。ポリシリ抵
抗の形成は、不純物の注入を行つたポリシリコン
の表面に白金とシリコンの共合体、いわゆる白金
シリサイドを形成して最終的にポリシリ配線とす
る時、その配線の一部を選択的に白金シリサイド
化しないで残しておくことによつて、行なわれ、
抵抗値は、上記、不純物の注入を行つたポリシリ
コン部分の層抵抗値と、電流の流れる方向の抵抗
部分の長さ、すなわち抵抗長に比例し、抵抗長に
垂直の抵抗部分の巾、すなわち抵抗巾に反比例す
る。

第１図では、ポリシリ配線５の部分に抵抗巾ｗ
１、抵抗長ｌ１のポリシリ抵抗形成可能領域が、
ポリシリ配線８の部分に抵抗巾ｗ２、抵抗長ｌ２
のポリシリ抵抗形成可能領域が確保されており、
例えばポリシリ配線５に於て、抵抗巾ｗ１、抵抗
長ｌ１のポリシリ抵抗形成可能領域の部分を白金
シリサイド化しないでおいて接続用開孔可能位置
１３に開孔すると、該接続用開孔可能位置１３
と、トランジスタ１のコレクタ電極との間に抵抗
素子を直列に有する接続ができあがる。この時、
抵抗長ｌ１はポリシリ配線５の部分で形成しうる
最大抵抗値に対応し、もし、それよりも小さい抵
抗値が必要な時は、抵抗巾ｗ１はそのままで抵抗
長ｌ１よりも短い距離を白金シリサイド化しない
で残せば良い。

さて、かかるポリシリ抵抗を用いることの効果
は、従来技術と同じく、ポリシリ配線の一部に抵
抗素子が形成されるため、素子集積度を大巾に向
上させることができるという点にあるが、特に本
発明に於てはポリシリ配線形状共通化に際してポ
リシリ抵抗を使用することのかかる効果を損わな
いように、予め抵抗形成の可能性を含めてポリシ
リ配線の形状寸法を設定しておくことを提示する
ものである。

尚、ここにおいて、形状寸法の設定はまず第１
に製造条件のゆらぎが原因で生ずる抵抗絶対値の
ゆらぎ、又、複数個抵抗の間の抵抗値の比の値の
ゆらぎを許容範囲に納めるべく最小抵抗巾と最小
抵抗長を決定し、第２に該最小抵抗巾と最小抵抗
長の制限を越えないようにして、回路定数として
の抵抗値範囲に対応する抵抗巾と抵抗長をポリシ
リ配線の一部をポリシリ抵抗形成可能領域として
確保することによつて行なわれる。

次に、本発明の他の実施例である第４図に示す
マスタ・スライス基盤上で、第５図に示す電流切
替型論理回路による排他的論理和回路を構成し、
それを第６図に示す。

第４図に於て１〜１０が夫々トランジスタ、Ｃ
はコレクタ電極、Ｅはエミツタ電極、Ｂはベース
電極、１１〜４８は夫々ポリシリ配線で、このう
ち１１，１３，１５，１７，２６〜２９，３８，
４４はトランジスタ電極を含んでいない。一方、
４９〜８４及び１１７〜１２３は夫々第１層ポリ
シリ配線と第２層配線との接続用開孔可能位置の
一部分を示す。すなわち、第４図に於て互いに合
同形状であるポリシリ配線上の上記接続用開孔可
能位置は記入が省略されており、例えば、ポリシ
リ配線１２，１４，１６に於ては夫々ポリシリ配
線１８上に於る接続用開孔可能位置４９〜５５と
同じ位置に接続用開孔可能位置を有する。

一方、８５〜１０６は夫々第２層配線格子を、
１０７〜１１４は第３層配線格子を示している。
またポリシリ配線２４には、ポリシリ抵抗を形成
するべく抵抗値範囲に対応して抵抗巾ｗ１、最大
抵抗長ｌ１の寸法を有するポリシリ抵抗形成可能
領域が確保されており、この他、第４図への記入
は省略されているがポリシリ配線２４と合同形状
のポリシリ配線２２，２３，２５，３０〜３３に
も抵抗巾ｗ１、抵抗長ｌ１の寸法を有するポリシ
リ抵抗形成可能領域が確保されている。これと同
じくポリシリ配線３８及びそれと合同形状のポリ
シリ配線４４には、そのうちのポリシリ配線４４
に記入されている如く抵抗巾ｗ２、最大抵抗長ｌ
２の寸法のポリシリ抵抗形成可能領域が、また、
ポリシリ配線４０及びそれと合同形状のポリシリ
配線４２には抵抗巾ｗ３、抵抗長ｌ３の寸法のポ
リシリ抵抗形成可能領域が確保されており、さら
にポリシリ配線４７には、抵抗巾ｗ４、抵抗長ｌ
４及び抵抗巾ｗ５、抵抗長ｌ５の各寸法のポリシ
リ抵抗形成可能領域が確保されている。ここに於
てトランジスタ電極を含まないポリシリ配線１
１，１３，１５，１７，２６〜２９，３８，４４
は、夫々、トランジスタ電極を含むポリシリ配線
と、夫々の接続用開孔可能位置が少くとも１ケ所
に於て隣接するべく相対配置されており、例えば
ポリシリ配線２９上の接続用開孔可能位置６０
は、ポリシリ配線２１の接続用開孔可能位置６
０、ポリシリ配線２５上の同じく接続用開孔可能
位置５７、及びポリシリ配線２５と合同形状ポリ
シリ配線２４上の、接続用開孔可能位置５７に対
応する接続用開孔可能位置の合計３つに隣接して
いる。また、第４図に示すトランジスタ１〜１０
及びポリシリ配線１１〜４８は、第４図の左右方
向に平行移動する形で複数個くり返し配置されて
おり、隣接する部分の一部が破線で示されてい
る。又、第４図の上下方向には鏡面対称軸１１
５，１１６により折り返し配置され、当該規則に
従つてやはり複数個が上下方向にもくり返し配置
される。

特に、この時ポリシリ配線１２，１４，１６，
１８及び４６，４８は、折り返す前と折返したあ
ととが接続しない様に、その部分についてのみ第
４図に破線で示されるように、かみ合わせるべく
鏡面対象の規則からはずされている。逆に、ポリ
シリ配線１１，１３，１５，１７は鏡面対称軸１
１６で下方に折り返したものと接続し、従つて下
方に折り返されたトランジスタ１〜４のベース端
子横までポリシリ配線１１，１３，１５，１７は
夫々延びている。

尚、上下方向におけるくり返し配置の終端部は
第４図の上方が最外殻になるべく配置されてお
り、従つて、上下方向のくり返し回数は偶数であ
る。さて、かかるマスタ・スライス基盤上に第５
図の電流切替型排他的論理和回路を構成したもの
が第６図である。第６図は、半導体基盤上の他の
多くの回路間の相互接続があるものとして描かれ
ている。第６図は第４図に示すマスタ・スライス
基盤部分と完全に対応がとれておりそのうち第４
図に示すトランジスタ１〜１０とポリシリ配線１
１〜４８とだけが、第６図に於て、夫々トランジ
スタ１′〜１０′、ポリシリ配線１１′〜４８′とし
て記されており逆にトランジスタのコレクタ、エ
ミツタベース電極の矩形は図面を見易くするため
記入省略されている。次に、第５図と第６図との
対応を示すと、第５図に示すトランジスタＱ１は
第６図のトランジスタ３′に、Ｑ２は４′に、Ｑ３
は１′に、Ｑ４は２′に、Ｑ５は６′に、Ｑ６は
５′に、Ｑ７は９′に、Ｑ８は７′に、Ｑ９は８′
に、夫夫対応し、第５図に示す抵抗Ｒ１〜Ｒ４
は、夫々第６図中のポリシリ抵抗Ｒ１′〜Ｒ４′に
対応、これらの位置は夫々、第４図に示すポリシ
リ配線２５の上の抵抗巾ｗ１、抵抗長ｌ１の寸法
のポリシリ抵抗形成可能領域、ポリシリ配線４７
の上の抵抗巾ｗ５、抵抗長ｌ５の寸法のポリシリ
抵抗形成可能領域、ポリシリ配線４２の上の抵抗
巾ｗ３、抵抗長ｌ３の寸法のポリシリ抵抗形成可
能領域、ポリシリ配線４４の上の抵抗巾ｗ２、抵
抗長ｌ２の寸法のポリシリ抵抗形成可能領域に形
成されたポリシリ抵抗である。又、第５図に示す
端子GND，V_EEの電源供給及び端子V_ref１，V_CCV
の定電圧供給は、第６図に示す第２層配線端子
GND，V_EEV_ref１，V_CCVの夫々から第２層配線に
よつて行なわれ、これらは夫々、第４図に示す第
２層配線格子９５，１０５，８５，１０６に割り
当てられている。尚これら４種の電源配線は、上
記配線格子を専有しており、第６図の左右方向に
並んでいる他の回路と共通に使用される。ここで
第５図に示す回路の接続関係について第６図を参
照しながらその一例を追つてみると、第５図に示
す端子GNDからコレクタ負荷のための抵抗Ｒ１
を経てトランジスタＱ２，Ｑ３のコレクタ及びト
ランジスタＱ９のベースに接続し、かつ第３層配
線端子Ｏ１の出力となる接続系列について第６図
では第２層配線端子GNDより接続用開孔ａを経
てポリシリ抵抗Ｒ１′を通り、ポリシリ抵抗Ｒ
１′を含むポリシリ配線２５′のままトランジスタ
４′（第５図Ｑ２に対応）のコレクタに接続され
ると伴に、接続用開孔６を経て第２層配線Ｍ１に
接続し、一部は、第３層配線端子Ｏ１の出力を第
６図の下方に位置する別の回路に供給するべく、
接続用開孔Ｃを経てポリシリ配線１７′に接続す
る。さらに一部は接続用開孔ｄを通じてポリシリ
配線２９′に接続すると伴に、接続用開孔ｅを通
じてポリシリ配線２２′に接続し、トランジスタ
１′（第５図Ｑ２に対応）のコレクタに接続する。
一方、上記ポリシリ配線２９′は接続用開孔ｆに
よつて第２層配線Ｍ２に到り、さらに、接続用開
孔ｇにてポリシリ配線４５′に接続し、そのまま
トランジスタ８′（第５図Ｑ９に対応）のベース
に接続する。さて、本実施例に於て第４図ポリシ
リ配線２６〜２９は、第２、第３層配線への負担
増加をおさえる上で多大な効果を発揮する。すな
わち、第６図に於て、ポリシリ配線２７′〜２
９′は、第２層配線端子GNDによつて上下に分離
された領域の相互接続の役割を果たしており、仮
にこれらのポリシリ配線が無いものとすると、い
ずれも第２層配線端子GNDとの交叉をさけるべ
く第３層配線を使用しなければならない。そし
て、そのように第３層配線が使用されたとする
と、第６図に於る第２層配線Ｍ３から第２層配線
と第３層配線との接続用開孔Ａを経て第３層配線
Ｎ１に到り、同じく接続用開孔Ｂを経て第２層配
線Ｍ４に到る。同図回路部分を通過するところの
別の回路間接続のための布線が少くとも第６図の
ままでは不可能になり、実際第６図に示した範囲
内で第３層配線を別の第３層配線格子上に移動さ
せることは第２層配線Ｍ３が第２層配線Ｍ１のた
めに左方向に、第２層配線Ｍ４が第２層配線端子
Ｉ２のために右方向に延長することができない故
に不可能である。かかるポリシリ配線２７′〜２
９′の果たしている効果は、第１図ポリシリ配線
９について述べたと同じ理由によつて生じてい
る。このうち特に、第３層配線への負担増加をお
さえる効果は、他に、第６図ポリシリ配線１４′，
１８′が、第２層配線Ｍ５との配線交叉を解消し
ている故に、又、ポリシリ配線１５′，１７′は、
第２層配線Ｍ５と第２層配線端子V_ref１の配線交
叉を、第１層ポリシリ配線２３′，２４′，３２′，
３３′は、夫々第２層配線端子GNDとトランジス
タ２′，３′，７′，８′の各コレクタとを接続する
に際して、第２層配線Ｍ１，Ｍ３，Ｉ２との配線
交叉を解消している故に、第３層配線を使用する
必要がなく効果を十分に発揮している。

一方、本実施例に於て、接続用開孔可能位置の
隣接配置の効果は、１ケ以上隔てたトランジスタ
間の結線等多様な接続関係のため第６図に於て一
見しては明らかでないが少くとも第２層配線Ｍ
６，Ｍ７，Ｍ８、及びＭ１，Ｍ９，Ｍ１０，Ｍ１
１，Ｏ２の一部に於ては開孔間の布線長が最短距
離になつており、その分用意されている第２層配
線格子に余裕が生じ、他の回路間の遠距離接続を
容易にすると伴に、一方では第２層配線密度がそ
の分緩和されトランジスタ１′〜８′の全てを回路
図の８ケのトランジスタに対応付けることが可能
になつている。すなわち使用可能で放置されたト
ランジスタは１′〜８′の中には無い。次に、互い
に合同形状であるポリシリ配線４０′と４２′を比
較してみると、第４図に示すマスタ・スライス基
盤上では対等の条件に置かれていながら第６図に
於ては、ポリシリ配線４０′は、トランジスタ
５′と６′（第５図Ｑ６とＱ５に対応）の各エミツ
タを接続したものを電流源トランジスタ９′（第
５図Ｑ７に対応）のコレクタに接続する役目を果
たしており、一方、ポリシリ配線４２′はエミツ
タフオロアトランジスタ７′（第５図Ｑ８に対応）
のエミツタフオロア抵抗と、それに連続する接続
用のポリシリ配線として使用している。これと同
じことは、互いに合同形状であるポリシリ配線２
５′と、ポリシリ配線２３′，２４′，３２′，３
３′の間についても言え、１つのポリシリ配線に
ついて場合によつては配線として、場合によつて
は抵抗素子を含む配線として使用できることが設
計を容易にし素子集積度を向上させていることを
示す一方、所望の位置に抵抗素子を形成するべ
く、マスタ・スライス基盤上で予め、その抵抗範
囲に見合う形状寸法がポリシリ配線に確保されて
いるために始めて当該効果の発揮が可能になつた
ことを示すものである。

尚、ここに於て、第５図のトランジスタ９及び
１０は電流切替型論理回路に於る電流源用トラン
ジスタとして専用に用いることを目的に配置され
ており、従つて、ポリシリ配線４６及び４８は、
そのトランジスタのベースに、電流源用定電圧を
供給することのみを目的としてまた、ポリシリ配
線４７は、これら２つの電流源用のエミツタ抵抗
の夫々をその一部に含んで接続用開孔可能位置８
４により、第２層配線格子１０５上の第２層配線
に接続することを目的として配置されている。こ
れらは、第１図の説明の一部で述べたように、電
流源という、限定された回路種類について、その
ためのトランジスタを、通常の信号入力を扱うト
ランジスタ群（第４図トランジスタ１〜８の群）
から離隔して配置し、そのように限定された用途
に対してポリシリ配線は、多目的に使用できる構
成をとらず、当該電流源という専用の目的のため
にのみその形状を規定していることを意味してお
り、特に、このような部分を上記トランジスタ群
から隔離したことによつて第４図に示すトランジ
スタ１〜８の部分の設計が容易になる一方、とも
すると素子配置のない領域になりがちな配線専用
領域の一部にそれらの配線に全く影響しないよう
に回路構成上必要な素子が配置されたことで、素
子集積度向上の効果をも果たしている。さらに、
上記と同様の手法が第４図に示すポリシリ配線２
１についてもとられている。すなわちポリシリ配
線２１は、トランジスタ３と４との夫々のエミツ
タ電極を含んでおり、マスタ・スライス基盤の上
ですでに、トランジスタのエミツタ―エミツタ間
接続ができあがつている。これは電流切替型論理
回路には、いつも必ず現われるところのいわゆる
CML共通エミツタの接続を予め果たしているこ
とを意味し、実際第６図に示すように、第５図に
示すトランジスタＱ１とＱ２をトランジスタ３′
と４′とに対応付けることによつて自動的に２つ
のトランジスタのエミツタ間の接続を果たすこと
ができ、この結果第４図に示すトランジスタ３の
エミツタを含むポリシリ配線は、トランジスタ２
と３の間に延長されることがなくなり、その部分
にポリシリ配線２８を上記トランジスタ２と３の
夫々のエミツタ端子ではさまれる位置まで延長す
ることができ、そのため、第６図の同位置が示す
如く、第２層配線Ｍ１２はトランジスタ２′と
３′のコレクタ端子間位置まで第６図に示す上下
方向に布線されることがなくなり、（例えば第２
層配線Ｍ１０は上下方向の布線部を有している。）
そのために第２層配線Ｍ１は、第２層配線Ｍ３の
存在を可能とするべく配置することができ、以上
の結果、第３層配線Ｎ１の配置が可能になつてい
る。ここに於る効果も又、部分的に特定の用途に
限定されたポリシリ配線形状をマスタ・スライス
基盤上に構成したことによつている。

以上に説明した如く本発明はマスタ・スライス
方式に於ける品種個別の製造所要期間を短縮する
ことを目的としてポリシリ配線を全品種に共通の
形状にし、第２層配線および第３層配線によつて
種々の回路をチツプ上に構成する場合に、第２層
配線および第３層配線の負担を軽減させるための
効果あるポリシリ配線形状の規定方法を提示する
ものである。

本発明のマスタ・スライス半導体装置は、トラ
ンジスタ電極を含まない第２種のポリシリ配線を
追加することにより、第１層のポリシリ配線の共
通化が増大し自由度が増大できるため、個別品種
化するための第２層配線や第３層配線の負担が軽
減できるとともに製造期間が短縮できるという効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成パターンを示
す図、第２図および第３図は第１図の効果を説明
するための変形を示す図、第４図は本発明の他の
実施例の構成パターンを示す図、第５図は第４図
に示す実施例の構成パターンの上に配置する電流
切替型論理回路を用いて構成した排他的論理和回
路の回路図、第６図は、第４図に示す実施例の構
成パターンの上に第５図に示す回路を実現した構
成パターンを示す図である。第１図〜第３図において、１，２，１′，２′，
１″，２″……トランジスタ、３〜８，６′，３″，
６″……第１種のポリシリ配線、９……第１種の
ポリシリ配線、１０〜２１，１０′，１１′，１
４′，１７′，１０″，１４″……接続用開孔可能位
置、ｗ１，ｌ１及びｗ２，ｌ２……ポリシリ抵抗
形成可能領域の寸法、Ｌ……トランジスタ間隔、
Ｃ……コレクタ電極、Ｂ……ベース電極、Ｅ……
エミツタ電極、第４図〜第６図において、１〜１
０，１′〜１０′……トランジスタ、１１〜４８，
１１′〜４８′……第１層ポリシリ配線、４９〜８
４，４９′〜８４′……接続用開孔可能位置、８５
〜１０６……第２層配線格子、１０７〜１１４…
…第３層配線格子、１１５，１１６……鏡面対称
軸、ｗ１，ｌ１；ｗ２，ｌ２；ｗ３，ｌ３；ｗ
４，ｌ４；ｗ５，ｌ５……ポリシリ抵抗形成可能
領域の寸法、Ｑ１〜Ｑ９……トランジスタ、Ｒ１
〜Ｒ４……抵抗、Ｃ……コレクタ電極、Ｂ……ベ
ース電極、Ｅ……エミツタ電極、Ｒ１′〜Ｒ４′…
…ポリシリ抵抗、ａ〜ｇ……接続用開孔、Ａ，Ｂ
……接続用開孔、Ｍ１〜Ｍ１２……第２層配線、
Ｎ１……第３層配線、V_ref１，GND，Ｉ２，Ｏ
２，V_ref２，V_EE，V_CCV……第２層配線端子、Ｉ
１，Ｏ１……第１層配線端子。

Claims

【特許請求の範囲】

１コレクタ電極領域、エミツタ電極領域および
ベース電極領域をこの順に有する第１のトランジ
スタ領域と、ベース電極領域、エミツタ電極領域
およびコレクタ電極領域をこの順に有し、前記第
１のトランジスタ領域とはコレクタ電極領域同士
が対向して各電極領域が一直線状に並ぶように配
置された第２のトランジスタ領域と、前記一直線
と平行して前記第１および第２のトランジスタ領
域の各エミツタ電極領域に隣接する部分間に前記
第１および第２のトランジスタ領域とは異なる平
面上に形成された第１の多結晶シリコン層と、前
記第１および第２のトランジスタ領域の各ベース
電極領域とそれぞれ接続されて前記一直線とは直
角に前記第１の多結晶シリコン層の近傍まで延長
して前記異なる平面上に形成された第２および第
３の多結晶シリコン層と、前記第１および第２の
トランジスタ領域の各エミツタ電極領域にそれぞ
れ接続されて該各エミツタ電極領域上に形成され
た第４および第５の多結晶シリコン層と、前記第
１および第２のトランジスタ領域の各コレクタ電
極領域にそれぞれ接続されて前記異なる平面上を
前記一直線上に前記第１および第２のトランジス
タ領域間に延長する第６および第７の多結晶シリ
コン層とを１組として、多数組の前記第１および
第２のトランジスタ領域と前記第１乃至第７の多
結晶シリコン層が単一の半導体基板上に形成され
ていることを特徴とするマスタスライス半導体装
置。