JPH0121646B2 - - Google Patents
Info
- Publication number
- JPH0121646B2 JPH0121646B2 JP20211983A JP20211983A JPH0121646B2 JP H0121646 B2 JPH0121646 B2 JP H0121646B2 JP 20211983 A JP20211983 A JP 20211983A JP 20211983 A JP20211983 A JP 20211983A JP H0121646 B2 JPH0121646 B2 JP H0121646B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- latch
- synchronization
- digital
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 230000004044 response Effects 0.000 claims description 3
- 230000015654 memory Effects 0.000 claims description 2
- 238000005070 sampling Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Processing Of Color Television Signals (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
本発明は、デイジタルミキシング回路に関す
る。
る。
従来この種の回路として第１図に示すものがあ
つた。図において、１，２はサンプリング周波数
がほぼ同一のデイジタル信号源、３はこれらデイ
ジタル信号源１，２からの各デイジタル信号をミ
キシングする加算器、４はデイジタル信号源１の
同期信号出力端子、５はデイジタル信号源２の同
期信号入力端子であり、デイジタル信号源１の同
期信号出力端子４から出力される同期信号又はワ
ードクロツクをデイジタル信号源２の同期信号入
力端子５に供給することによつてデイジタル信号
源２をデイジタル信号源１に同期させる構成とな
つている。
つた。図において、１，２はサンプリング周波数
がほぼ同一のデイジタル信号源、３はこれらデイ
ジタル信号源１，２からの各デイジタル信号をミ
キシングする加算器、４はデイジタル信号源１の
同期信号出力端子、５はデイジタル信号源２の同
期信号入力端子であり、デイジタル信号源１の同
期信号出力端子４から出力される同期信号又はワ
ードクロツクをデイジタル信号源２の同期信号入
力端子５に供給することによつてデイジタル信号
源２をデイジタル信号源１に同期させる構成とな
つている。
なお、デイジタル信号源１，２は各々同期信号
出力端子４及び同期信号入力端子５を備えるもの
であるが、本例では、信号源１から信号源２に対
して同期信号又はワードクロツクを供給すること
によつて２つのデイジタル信号源１，２を同期さ
せるように構成されている。
出力端子４及び同期信号入力端子５を備えるもの
であるが、本例では、信号源１から信号源２に対
して同期信号又はワードクロツクを供給すること
によつて２つのデイジタル信号源１，２を同期さ
せるように構成されている。
このように、従来のデイジタルミキシング回路
では、サンプリング周波数がほぼ同じでも、双方
のデイジタル信号源１，２を同期させない限り、
位相が異なる２つのデイジタル信号をミキシング
することは不可能であつた。
では、サンプリング周波数がほぼ同じでも、双方
のデイジタル信号源１，２を同期させない限り、
位相が異なる２つのデイジタル信号をミキシング
することは不可能であつた。
本発明は、かかる事情に鑑みなされたものであ
り、デイジタル状態のデータにおいて２つのデイ
ジタル信号源を同期させることなく、位相が異な
りかつサンプリング周波数が若干異なる２つのデ
イジタル信号をミキシング可能なデイジタルミキ
シング回路を提供することを目的とする。
り、デイジタル状態のデータにおいて２つのデイ
ジタル信号源を同期させることなく、位相が異な
りかつサンプリング周波数が若干異なる２つのデ
イジタル信号をミキシング可能なデイジタルミキ
シング回路を提供することを目的とする。
以下、本発明の一実施例を第２図及び第３図に
基づいて説明する。第２図において、１１，１２
はデイジタル信号源、１３，１４はこれらデイジ
タル信号源１１，１２からの各デイジタル信号の
ワードクロツク（クロツク信号）に同期したラツ
チ信号Ab，Bdに同期した各デイジタル信号のデ
ータを記憶する第１の記憶手段としてのラツチ回
路、１５は前記ラツチ信号Abに同期したラツチ
信号Cg，Dhを発生させるゲート回路、１６はゲ
ート回路１５からのラツチ信号Cg，Dhのいずれ
か一方をコントロール１７からの切換信号ｉに応
答して選択的に出力する選択回路、１８，１９は
選択回路１６から出力されるラツチ信号Cg又は
Dhに同期してラツチ回路１３，１４からの各デ
ータAe，Bfを記憶する第２の記憶手段としての
ラツチ回路である。また、２０は選択回路１６か
ら出力されるラツチ信号Cg又はDhとデイジタル
信号源１２からのラツチ信号Bdとの位相を比較
しその位相差に応じた出力を発生する位相比較器
であり、先述したコントローラ１７は位相比較器
２０の出力に基づいて該位相差が所定値以下にな
つたとき前記切換信号ｉを発生する。２１はラツ
チ回路１８，１９からの各出力を加算する加算
器、２２はラツチ信号Abに同期したラツチ信号
Eiを発生するゲート回路、２３はラツチ信号Eiに
同期して加算器２１の出力をラツチするラツチ回
路である。
基づいて説明する。第２図において、１１，１２
はデイジタル信号源、１３，１４はこれらデイジ
タル信号源１１，１２からの各デイジタル信号の
ワードクロツク（クロツク信号）に同期したラツ
チ信号Ab，Bdに同期した各デイジタル信号のデ
ータを記憶する第１の記憶手段としてのラツチ回
路、１５は前記ラツチ信号Abに同期したラツチ
信号Cg，Dhを発生させるゲート回路、１６はゲ
ート回路１５からのラツチ信号Cg，Dhのいずれ
か一方をコントロール１７からの切換信号ｉに応
答して選択的に出力する選択回路、１８，１９は
選択回路１６から出力されるラツチ信号Cg又は
Dhに同期してラツチ回路１３，１４からの各デ
ータAe，Bfを記憶する第２の記憶手段としての
ラツチ回路である。また、２０は選択回路１６か
ら出力されるラツチ信号Cg又はDhとデイジタル
信号源１２からのラツチ信号Bdとの位相を比較
しその位相差に応じた出力を発生する位相比較器
であり、先述したコントローラ１７は位相比較器
２０の出力に基づいて該位相差が所定値以下にな
つたとき前記切換信号ｉを発生する。２１はラツ
チ回路１８，１９からの各出力を加算する加算
器、２２はラツチ信号Abに同期したラツチ信号
Eiを発生するゲート回路、２３はラツチ信号Eiに
同期して加算器２１の出力をラツチするラツチ回
路である。
次に、本発明によるデイジタルミキシング回路
の動作について第３図の波形図を参照して説明す
る。
の動作について第３図の波形図を参照して説明す
る。
ラツチ回路１３，１４はデイジタル信号源１
１，１２の各ロードクロツクAa，Bcに同期した
ラツチ信号Ab，Bdに同期してデイジタル信号源
１１，１２の各データAe，Afをラツチし、次段
のラツチ回路１８，１９に出力する。選択回路１
６はラツチ回路１８がデータAeの１データ群中
の２ケ所のどちらかでラツチするようにコントロ
ーラ１７からの切換信号ｌに応答してラツチ信号
Cg又はDhを選択出力する。位相比較器２０にお
いてラツチ信号Bdとラツチ信号Cg又はDhとの各
立上りの位相差が検出され、その位相差ｔが所定
値以下になつたときコントローラ１７から切換信
号ｌが発生され、この切換信信号ｌに応答して選
択回路１６が出力するラツチ信号Cg又はDhを他
方のラツチ信号Dh又はCgに切り換えるのであ
る。なお、１データ群はアナログ信号の１サンプ
リング値に対応するものとする。
１，１２の各ロードクロツクAa，Bcに同期した
ラツチ信号Ab，Bdに同期してデイジタル信号源
１１，１２の各データAe，Afをラツチし、次段
のラツチ回路１８，１９に出力する。選択回路１
６はラツチ回路１８がデータAeの１データ群中
の２ケ所のどちらかでラツチするようにコントロ
ーラ１７からの切換信号ｌに応答してラツチ信号
Cg又はDhを選択出力する。位相比較器２０にお
いてラツチ信号Bdとラツチ信号Cg又はDhとの各
立上りの位相差が検出され、その位相差ｔが所定
値以下になつたときコントローラ１７から切換信
号ｌが発生され、この切換信信号ｌに応答して選
択回路１６が出力するラツチ信号Cg又はDhを他
方のラツチ信号Dh又はCgに切り換えるのであ
る。なお、１データ群はアナログ信号の１サンプ
リング値に対応するものとする。
今、選択回路１６からラツチ信号Cgが出力さ
れているものとし、データBfが第３図における
時間軸右方向に移動しデータB′jとなつたとする
と、ラツチ信号Cgの立上りはデータB′jのデータ
間の継ぎ目に近づき正確なデータをラツチ不可能
となる。ここでラツチ信号Cgとラツチ信号B′kの
各立上りの位相差t′は位相比較器２０により検出
されており、コントローラ１７は位相差t′が所定
値以下になつたと判断するとラツチ信号Eiに同期
してラツチ信号Cgからラツチ信号Dhに切り換え
るべく選択回路１６を制御する。これによりラツ
チ回路１８，１９にはラツチ信号Dhが供給され
るので、データ間の不安定なデータをラツチする
ことを避けることが出来る。次に位相比較器２０
はラツチ信号Dhとラツチ信号Bdとの各立上りの
位相差を検出し、上述と同様な動作を行う。
れているものとし、データBfが第３図における
時間軸右方向に移動しデータB′jとなつたとする
と、ラツチ信号Cgの立上りはデータB′jのデータ
間の継ぎ目に近づき正確なデータをラツチ不可能
となる。ここでラツチ信号Cgとラツチ信号B′kの
各立上りの位相差t′は位相比較器２０により検出
されており、コントローラ１７は位相差t′が所定
値以下になつたと判断するとラツチ信号Eiに同期
してラツチ信号Cgからラツチ信号Dhに切り換え
るべく選択回路１６を制御する。これによりラツ
チ回路１８，１９にはラツチ信号Dhが供給され
るので、データ間の不安定なデータをラツチする
ことを避けることが出来る。次に位相比較器２０
はラツチ信号Dhとラツチ信号Bdとの各立上りの
位相差を検出し、上述と同様な動作を行う。
ラツチ回路１８，１９の各出力は加算器２１に
おいて加算される。ラツチ回路１８，１９にはデ
ータ間の不安定なデータがラツチされないので、
２つのデイジタル信号のデータ間でのミキシング
は行われず、各データ同士のミキシングが行われ
ることになる。ラツチ信号Eiは加算器２１の加算
出力をラツチ回路２３においてラツチする信号で
あり、ワードクロツクAaに同期し、ラツチ信号
CgとDhとの各立上り間にて加算器２１の加算出
力をラツチする。
おいて加算される。ラツチ回路１８，１９にはデ
ータ間の不安定なデータがラツチされないので、
２つのデイジタル信号のデータ間でのミキシング
は行われず、各データ同士のミキシングが行われ
ることになる。ラツチ信号Eiは加算器２１の加算
出力をラツチ回路２３においてラツチする信号で
あり、ワードクロツクAaに同期し、ラツチ信号
CgとDhとの各立上り間にて加算器２１の加算出
力をラツチする。
以上の動作は、サンプリング周波数がデイジタ
ル信号源１１，１２で若干異なる場合、どちらか
の信号の不足分を同じデータを２回使うことによ
りデータの数を見掛け上同じにしていることにな
る。また同一サンプリング周波数でもわずかな周
波数差で位相差が変化し、上記と同様の効果を得
ることが出来る。
ル信号源１１，１２で若干異なる場合、どちらか
の信号の不足分を同じデータを２回使うことによ
りデータの数を見掛け上同じにしていることにな
る。また同一サンプリング周波数でもわずかな周
波数差で位相差が変化し、上記と同様の効果を得
ることが出来る。
以上説明したように、本発明によるデイジタル
ミキシング回路によれば、２つのデイジタル信号
源間の同期をとることなく、位相が異なりサンプ
リング周波数が若干異なる２つのデイジタル信号
をミキシングすることが可能である。
ミキシング回路によれば、２つのデイジタル信号
源間の同期をとることなく、位相が異なりサンプ
リング周波数が若干異なる２つのデイジタル信号
をミキシングすることが可能である。
第１図は従来例を示す回路図、第２図は本発明
の実施例を示す回路図、第３図は第２図の回路動
作を説明するための各部の波形図である。 主要部分の符号の説明、１１，１２……デイジ
タル信号源、１３，１４，１８，１９，２３……
ラツチ回路、１６……選択回路、１７……コント
ローラ、２０……位相比較器、２１……加算器。
の実施例を示す回路図、第３図は第２図の回路動
作を説明するための各部の波形図である。 主要部分の符号の説明、１１，１２……デイジ
タル信号源、１３，１４，１８，１９，２３……
ラツチ回路、１６……選択回路、１７……コント
ローラ、２０……位相比較器、２１……加算器。
Claims (1)
- １ ２つのデイジタル信号源からの各デイジタル
信号のクロツク信号に同期して各デイジタル信号
のデータを記憶する第１の記憶手段と、前記２つ
のデイジタル信号源の一方のクロツク信号に同期
した複数の同期信号を発生する手段と、所定切換
信号に応答して前記複数の同期信号のうちの１つ
を選択的に出力する選択手段と、前記選択手段か
らの同期信号に同期して前記第１の記憶手段から
の各データを記憶する第２の記憶手段と、前記２
つのデイジタル信号源の他方のクロツク信号と前
記選択手段からの同期信号との位相差を検出する
位相比較器と、該位相差が所定値以下になつたと
き前記所定切換信号を発生する手段と、前記第２
の記憶手段からの各出力を加算する加算器とから
なることを特徴とするデイジタルミキシング回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20211983A JPS6094522A (ja) | 1983-10-28 | 1983-10-28 | デイジタルミキシング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20211983A JPS6094522A (ja) | 1983-10-28 | 1983-10-28 | デイジタルミキシング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6094522A JPS6094522A (ja) | 1985-05-27 |
| JPH0121646B2 true JPH0121646B2 (ja) | 1989-04-21 |
Family
ID=16452274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20211983A Granted JPS6094522A (ja) | 1983-10-28 | 1983-10-28 | デイジタルミキシング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6094522A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4814727A (en) * | 1987-12-18 | 1989-03-21 | Unisys Corporation | Wide-deviation tracking filter circuit |
-
1983
- 1983-10-28 JP JP20211983A patent/JPS6094522A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6094522A (ja) | 1985-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970405A (en) | Clock selection circuit for selecting one of a plurality of clock pulse signals | |
| EP0522551B1 (en) | Variable clock dividing circuit | |
| JPS6315530A (ja) | デイジタル位相同期ル−プ | |
| JPH0715302A (ja) | 可変遅延バッファ回路 | |
| JP3114215B2 (ja) | クロック周波２逓倍器 | |
| JPH0121646B2 (ja) | ||
| JPH02183621A (ja) | クロック選択回路 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JPH0339275B2 (ja) | ||
| JP2962255B2 (ja) | クロック系の冗長構成における位相制御方式 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JPS61227423A (ja) | 同期回路 | |
| JP3237637B2 (ja) | クロック同期回路 | |
| JPH0191519A (ja) | クロック発生装置 | |
| JPH02290322A (ja) | クロック信号切替回路 | |
| JPH04284038A (ja) | クロック切替装置 | |
| JPH04159691A (ja) | 同期式半導体記憶装置 | |
| JPH0453309A (ja) | クロック切換回路 | |
| JPS61255125A (ja) | 基準位相発生回路 | |
| JPH0690657B2 (ja) | クロツク切替回路 | |
| JPH04246908A (ja) | フリップフロップ回路 | |
| JPS61288574A (ja) | 同期分離回路 | |
| JPS61285523A (ja) | クロツク切換回路 | |
| JP2003347932A (ja) | クロック切替回路 | |
| JPH05183430A (ja) | 位相同期回路 |