JPH0453309A - クロック切換回路 - Google Patents

クロック切換回路

Info

Publication number
JPH0453309A
JPH0453309A JP16309190A JP16309190A JPH0453309A JP H0453309 A JPH0453309 A JP H0453309A JP 16309190 A JP16309190 A JP 16309190A JP 16309190 A JP16309190 A JP 16309190A JP H0453309 A JPH0453309 A JP H0453309A
Authority
JP
Japan
Prior art keywords
clock
signal
selection
clock signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16309190A
Other languages
English (en)
Inventor
Kazuhisa Marukado
丸角 和久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Home Electronics Ltd
NEC Corp
Original Assignee
NEC Home Electronics Ltd
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Home Electronics Ltd, Nippon Electric Co Ltd filed Critical NEC Home Electronics Ltd
Priority to JP16309190A priority Critical patent/JPH0453309A/ja
Publication of JPH0453309A publication Critical patent/JPH0453309A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はクロック切換回路に係り、特に周波数及び又は
位相の異なる非同期の複数のクロック信号の切換制御に
好適するクロック切換回路の改良に関する。
[従来の技術] 第5図は従来のクロック切換回路を示す回路図である。
第5図において、このクロック切換回路は、アンド−オ
ア回路41及びインバータ回路43でなる。
第6図は第5図のクロック切換回路の動作タイミングチ
ャー1〜である。第6図において、クロック信号Aとク
ロック信号Bとでは周波数が異なる結果、位相も異なっ
ている非同期のものである。
クロック選択制御信号Cは、例えばユーザのマニュアル
操作によって与えられる制御信号であり、図示の如く任
意のタイミングに(A)−=(B)、(B)→(A)と
切り換えられて出力するクロック信号を指示する。その
結果、アンド−オア回路41のクロック出カイ言号OU
Tにおいては、(A>−(+3>及び(B)−(A)の
各切換タイミングに図示のようなグリッジやクロック出
力信号の欠けが生じる。
[発明が解決しようとする課題] 上述のような従来のクロック切換回路によれば、グリッ
ジ等が発生ずるので、このクロック切換回路からのクロ
ック出力信号を利用する回路において誤動作が生じる恐
れがある。
本発明は、このような状況の下になされたものであり、
特に周波数及び又は位相の異なる非同期の複数のクロッ
ク信号の切換制御を行なわせるに当たり、任意のタイミ
ンク゛にクロック選択制御信号のレベルを変えてもクロ
ック出力信号にグリッジを生じないクロック切換回路の
提供を目的とする。
「課題を解決するための手段」 かかる課題を解決するなめ、第1の本発明は、第1−の
クロック信号又は第2のクロック信号のいずれを出力さ
せるかを指示するクロック選択制御信号を、第1のクロ
ック信号の所定レベルI\の変化点に同期してラッチさ
せる第1−のラッチ手段と、このラッチ出力を、第2の
クロック信号の前記所定レベルとは逆のレベルへの変化
点に同期してラッチさせる第2のラッチ手段と、入力さ
れた第1及び第2のクロック信号の一方を出力させるも
のであって、第1のクロック信号の出力状態中に、クロ
ック選択制御信号が変化しなとき、第1のラッチ手段の
出力変化点で第1のクロック信号の出力を停止さぜl:
後、第2のラッチ手段の出力変化点で第2のクロック信
号の出力を開始させる、しかも停止時のレベルと開始時
のレベルを一致させるクロック信号選択手段とを備える
また、第2の本発明は、上述した課題を解決するため、
クロック信号選択手段、クロック選択記憶手段、クロッ
ク選択制御手段A及びクロック選択制御手段Bを具備し
ている。
そして、クロック信号選択手段はクロック選択信号Aに
よりクロック信号Aを選択し、かつクロック選択信号B
によりクロック信号Bを選択してクロック出力化−号を
出力するものであり、クロック選択記憶手段はこのクロ
ック出力信号のり−ディングエッジによりクロック信号
A又はクロック信号Bの選択状態を記憶してクロック選
択記憶信号を出力するものである。
また、クロック選択制御手段Aはこのクロック選択記憶
信号、外部からのタロツク選択制御信号及び前記クロッ
ク選択信号13の各入力レベルを条イ牛に、かつり1]
ツタ(g号Aのトレーリングエツジによりクロック選択
信号Aを反転させるものであり、クロック選択制御手段
Bは前記クロック選択記憶信号、前記クロック選択制御
信号及び前記りXフック選択信号Aの各入力レベルを条
件に、かつクロック信号Bのトレーリングエツジにより
クロック選択信号Bを反転させるものである。
[作用1 第1.の本発明において、第1のラッチ手段は、第1の
クロック信号又は第2のクロック信号のいずれを出力さ
せるかを指示するクロック選択制御信号を、第1のクロ
ック信号の所定レベルへの変化点に同期してラッチさせ
る。第2のラッチ手段は、このラッチ出力を、第2のク
ロック信号の前記所定レベルとは逆のレベルJ\の変化
点に同期してラッチさぜる。クロック信号選択手段は、
入力された第1.及び第2のクロック信号の一方を出力
させる。
ここで、クロック信号選択手段は、第1のクロック信号
の出力状態中に、クロック選択制御信号が変化したとき
、第1のラッチ手段の出力変化点で第1のクロック信号
の出力を停止させ、第2のラッチ手段の出力変化点で第
2のクロック信号の出力を開始させ、その際停止時のレ
ベルと開始時のレベルを一致させる。これにより、第1
のクロック信号から第2のクロック信号への切換時には
グリッジが生じない。
第2の本発明は、第1の本発明の考え方を、2個のクロ
ック信号の双方向の切換にも適用できるようにしたもの
である。
第2の本発明では、クロック信号選択手段はクロック選
択信号Aによりタロツク信号Aを選択し、かつクロック
選択信号13によりクロック信号Bを選択してクロック
出カイ言−号を出力する。
クロック選択記憶手段はこのクロック出力信号のリーデ
ィングエツジによりクロック信号A又はクロック信号B
の選択状態を記憶してタロツク選択記憶信号を出力する
タロツク選択制御手段Aは、クロック選択記憶手段がク
ロック信号Bの選択を記憶しているときは、外部からの
クロック選択制御信号がクロック信号Aの選択を指示し
た結果、これによりクロック選択信号Bが偽になったこ
とを条件に、タロツク信号AのI・レーリングエッジで
クロック選択信号Aを真にし、かつクロック選択記憶手
段がクロック信号Aの選択を記憶しているときは、クロ
ック選択制御信号がクロック信号Bの選択を指示したこ
とを条件に、タロツク信号Aのトレーリングエツジでク
ロック選択信号Aを偽にする。
そして、クロック選択制御手段は13は、クロック選択
記憶手段がクロック信号Aの選択を記憶しているときは
、外部からのクロック選択制御信号がクロック信号Bの
選択を指示した結果、これによりクロック選択信号Aが
偽になったことを条件に、クロック信号Bのトレーリン
グエツジでクロック選択信号Bを真にし、かつクロック
選択記憶手段がクロック信号Bの選択を記憶していると
きは、クロック選択制御信号がクロック信号Aの選択を
指示したことを条件に、クロック信号Bのトレーリング
エツジでクロック選択信号Bを偽にする。
そのなめ、周波数及び又は位相の異なる非同期の複数の
クロック信号の切換制御を行わせるに当たり、任意のタ
イミングにクロック選択制御信号のレベルを変えてもク
ロック出力信号にグリッジを生じない。
[実施例] 亀よ尖族側 以下、本発明の第1実施例を図面を参照しながら詳述す
る。
第1図はこの第1実施例の構成を示すものである。この
実施例は2個のクロック信号A及び8間で切換を行なう
ものである。第1図において、クロック出力信号OUT
としてクロック信号Aを選択するかクロック信号Bを選
択するかを指示するクロツク32択制御信号Cは、第1
のラッチ回路としてのD形フリップフロップ回路51の
データ入力端子に与えられる。このフリップフロップ回
路51のクロック入力端fには、クロック信号Aが与え
られており、かくして、このクロック信号Aの立ち上が
りエツジによってクロック選択制御信号Cがラッチされ
る。
この非反転ラッチ出力Q4は、第2のラッチ回路として
のD形フリップフロップ回路53のデータ入力端子に与
えられる。このフリップフロ91回路53のクロック入
力端子には、クロック信号Bがインバータ回路55を介
して与えられており、かくして、このクロック信号Bの
立ち下がりエツジによってラッチ出力Q4がラッチされ
る。
クロック信号A及びフリップフロ91回路51の非反転
ラッチ出力Q4はノア回路57に与えられ、また、クロ
ック信号B及びフリップフロップ回路53の反転ラッチ
出力NQ5はノア回路5つに与えられる。これらノア回
路57及び59の出力NR1及びNR2は、さらにノア
回路61に与えられ、このノア回路61から指示された
クロック信号OUT (A又はB)が出力される。
これら3個のノア回路57.59及び61は、クロック
信号選択手段を構成するものであり、−上述したような
接続関係としたのは、クロック信号Aの出力状態中に、
クロック選択制御信号Cがタロツク信号Bを指示するも
のに変化したとき、ラッチ出力Q4の変化点でクロック
信号Aの出力を停止させ、その後に生しるラッチ出力N
Q5の変化点でクロック信号Bの出力を開始させ、停止
時のレベルと開始時のレベルを一致させるようにしたも
のである。
第2図は、クロック信号Aの選択状態にあるときに、ク
ロック選択制御信号Cによってクロック信号■3への切
換が指示さり、なときの、この第1実施例の各部タイミ
ングヂャー1〜である。
クロック′JX択制御信号Cがクロック信号A及びBに
非同期に切り換えられても、クロック選択制御信号C(
Q4、NQ5)がフリップフロ91回路51及び53に
よってクロック信号A及びBに同期化される。しかも、
クロック信号Δに対する同期化がクロック信号Bに対す
る同期化より先になされる。
クロック信号Aに同期化されたクロック選択制御信号(
Q4)がノア回路57に与えられるなめ、クロック信号
Aを出力信号OU ’rとしていた状態はこの同期化タ
イミングで停止される。このタイミングより遅れたタイ
ミングを同期化タイミングとするタロツク信号Bに同期
化されたクロック選択制御信号(NQ5)がノア回路5
9に与えられるため、この遅れたタイミングでクロック
信号13を出力信号OU′丁とすることが開始される。
以」二のように、クロック信号Aの選択状態をクロック
信号Aに同期化させて停止させた後、クロック信号Bに
同期化させてクロック信号Bの出力を開始させると共に
、上述のような接続関係として、停止レベルと開始レベ
ルとを一致させるようにしたので、グリッジの発生を防
止してクロック信号の切換を行なうことができる。
莱λ実焦舅 以下、本発明の第2実施例を図面を参照して説明する。
第1実施例は、上述のように、クロック信号Aからクロ
ック信号Bへの切換時にはグリッジが発生しないが、ク
ロック信号Bからクロック信号Aへの切換時にはグリッ
ジが発生ずる恐れがある。
この第2実施例は、第1実施例の基本的な考え方に基づ
き、しかも、両方向のクロック切換時共にグリッジが発
生しないようにしたものである。
すなわち、第2実施例は、原理的には、そのときの出力
クロック信号を記憶する手段を設け、その記憶手段の記
憶内容によって、2個のフリップフロップ回路をクロッ
ク選択制御信号を最初に同期化させる回路として機能さ
せたり、−旦同期化された信号を次に同期化させる回路
として機能させたりできるようにして両°方向のグリッ
ジレス切換を可悄とした乙のである。
第3図は本発明の第2実施例を示す回路図である。第3
図において、クロック信号選択手段37は、アント回路
31.33及びオア回路35からなっており、タロツク
選択信号Aによりクロック信号Aを選択し、かつクロッ
ク選択信号Bによりクロック信号Bを選択してクロック
出力信号OUTを出力する手段で°ある。
クロック選択記憶手段27は、アンド−オア回路21、
D型フリップフロップ回路23及びインバータ回路25
からなっており、クロック出力信号OUTのリーディン
グエツジによってクロック信号A又はクロック信号Bの
選択状態を記憶してクロック選択記憶信号NQ3を出力
する手段である。
クロック選択制御手段A(1,9)は、アンドオア回路
]−1−5D型フリップフロップ回路13及びインバー
タ回路15.1.7からなっており、クロツク70択信
憶信号、外部からのクロツク70択信御信r;−C及び
クロック選択信号B(ここではQl、)の各入力レベル
を条件に、しかもりIコック信号Aのトレーリングエツ
ジによりり1コック選1尺信−づ一へ(Q2)を反転さ
せる手段である。
クロック″Jに択制御手段B(9)は、アンド−オア回
路]、I)型フリップフロップ回路3及びインバータ回
路5.7からなっており、クロック選択記憶信号、クロ
ック選択制御信号C及びクロック選択信号Aの各入力レ
ベルを条件に、かつクロック信号Bの1〜レーリングエ
ツジによりクロック選択信号B(NQl、)を反転させ
る手段である。
次に、このように梧成された第2実施例の動作を説明す
る。
第4図は第3図のクロック切換回路の動作タイミングヂ
ャーI〜である。第4図において、クロック信号Aとク
ロック信号Bとの間では図示の如く位相が異なっている
。また、外部からのクロック選択制御信号Cはこれらの
クロック信号A、Bとは無関係の任意のタイミングに(
B)→(A>、(A)→(I3)へと切り換えられる。
かかる状態の下で、クロック信号選択手段37は、クロ
ック選択信号B(NQl、)が真の区間(1:3)にク
ロック信号Bを選択し、次のクロック選択信号A(Q2
>か真の区間(A)゛にクロック信号Aを選択し、更に
次のクロック選択信号B(NQl)が真の区間(B)゛
にクロック信号Bを選択して、一連のグリッジのないク
ロック出カイ言壮OU ’rを出力している。
クロック選択記憶手段27は、このクロック出カイ言−
号OLJ ′T’のリーディングエツジによりクロック
信号A又はクロック信号Bの選択状態を記憶してクロッ
ク選択記憶信号(NQ3)を出力する。
即ち、り冒ツク選択記憶手段27かクロック信号Bの選
択を記憶(、NQ3−真)しているときは、クロツク7
0択信号Aが真になって後のクロック出力信号OUT 
(クロック信号A)のリーディングエツジにより速かに
クロック信号A17)選択を記憶(NQ3−偽)し、ク
ロック選択記憶手段27がクロック信号Aの選択を記憶
(NQ3−偽)しているときは、クロック選択信号I3
が真になって後のクロック出力信号OU’T”(クロッ
ク信号B)のリーディングエツジにより速やかにクロッ
クイ言号Bの選択を記憶(NQ3−真)する。
このように、クロック選択記憶手段27は、クロック出
力信号OUT (クロック信号A又はB )のリーディ
ングエツジにより速かにその記憶状態を変えるものであ
るから、このクロック切換回路は外部からのタロツク選
択制御信号Cの周期の短い切り換え操作にも応じられる
クロック選択制御手段Δ(19)は、クロック選択記憶
手段27がクロック信号Bの選択を記憶(NQ3−真)
しているときは、外部からのクロック選択制御信号Cが
クロック信号Aの選択(真)を指示した結果、これによ
ってクロック選択信号B(NQI)が偽になったことを
条件に、クロック信号Aのトレーリングエツジでクロッ
ク選択信号Aを真にし、かつクロック選択記憶手段27
がクロック信号Aの選択を記憶(NQ3二偽)している
ときは、クロック選択制御信号Cがクロック信号Bの選
択(偽)を指示したことを条件に、クロック信号へのト
レーリングエツジでクロック選択信号Aを偽にする。
このように、クロック選択信号Aは、り17ツクイ言−
号Aの1〜レーリングエツジて′女台まってクロック信
号AのI・レーリングエッジて終わる信号であるから、
この区間のクロック出力信号0UT(クロック信号A)
にはグリッジはおろか、クロック信号Aの欠けも生じな
い。
また、クロック選択制御手段B(9)は、クロック選択
記憶手段27がり)フック信号への選択を記憶(NQ3
−偽)しているときは、外部からのクロック選択制御信
号Cがクロック信号Bの選択(偽)を指示した結果、こ
れによってクロック選択信号A(Q2>が偽になったこ
とを条件に、クロック信号Bのトレーリングエツジでク
ロック選択信号B(NQI)を真にし、かつクロック選
択記憶手段27がクロック信号Bの選択を記憶(NQ3
=真)しているときは、クロック選択制御信号Cがクロ
ック信号Aの選択(真)を指示したことを条件に、クロ
ック信号Bのトレーリングエツジでクロック選択信号B
(NQI)を偽にする。
このように、クロック選択信号Bは、クロック信号Bの
トレーリングエツジで始まってクロック信号Bのトレー
リングエツジで終わる信号であるから、この区間のクロ
ック出力信号OUT (タロツク信号B)にはグリッジ
はおろか、クロック信号Bの欠けも生じない。
従って、第2実施例によれば、クロック信号A及びクロ
ック信号Bの双方向の切換共にグリッジレス切換とする
ことができる。
なお、切り換えるクロック信号が3個以上の場合は、上
述した2個のクロック切換回路を組み合わせれば良い。
[発明の効果] 以上のように、本発明によれば、出力として選択されて
いるクロック信号の出力をそのタロツク信号に同期して
停止させた後、所定時間後に、他方のクロック信号の出
力をその他方のクロック信号に同期して開始すると共に
、停止レベル及び開始レベルを一致させるようにしなの
で、グリッジレスに切換を実行できるクロック切換回路
を実現できる。
【図面の簡単な説明】
第1図は本発明に係るクロック切換回路の第1実施例を
示す回路図、第2図は第1図のクロック切換回路の動作
タイミングチャート、第3図は本発明は係るクロック切
換回路の第2実施例を示す回路図、第4図は第3図のク
ロック切換回路の動作タイミングチャー1〜、第゛5図
は従来のクロック切換回路を示す回路図、第6図は第5
図のクロック切換回路の動作タイミングチャートである
。 1.11.21.41・・・アンド−オア回路、3、1
3.23.51.53・・・D型フリップフロップ回路
、5.7.15.17.25.43.55・・・インバ
ータ回路、9・・・クロック選択制御手段B、19・・
・クロック選択制御手段A、27・・・クロック選択記
憶手段、31.33・・・アンド回路、35オア回路、
37・・・クロック信号選択手段、57.59.61・
・・ノア回路。

Claims (2)

    【特許請求の範囲】
  1. (1)第1のクロック信号又は第2のクロック信号のい
    ずれを出力させるかを指示するクロック選択制御信号を
    、前記第1のクロック信号の所定レベルへの変化点に同
    期してラッチさせる第1のラッチ手段と、 このラッチ出力を、前記第2のクロック信号の前記所定
    レベル又はその逆レベルへの変化点に同期してラッチさ
    せる第2のラッチ手段と、 入力された前記第1及び第2のクロック信号の一方を出
    力させるものであって、前記第1のクロック信号の出力
    状態中に、前記クロック選択制御信号が変化したとき、
    前記第1のラッチ手段の出力変化点で前記第1のクロッ
    ク信号の出力を停止させた後、前記第2のラッチ手段の
    出力変化点で前記第2のクロック信号の出力を開始させ
    る、しかも停止時のレベルと開始時のレベルを一致させ
    るクロック信号選択手段と を備えたことを特徴とするクロック切換回路。
  2. (2)クロック選択信号Aによりクロック信号Aを選択
    し、かつクロック選択信号Bによりクロック信号Bを選
    択してクロック出力信号を出力するクロック信号選択手
    段と、 前記クロック出力信号のリーディングエッジによりクロ
    ック信号A又はクロック信号Bの選択状態を記憶してク
    ロック選択記憶信号を出力するクロック選択記憶手段と
    、 前記クロック選択記憶信号、クロック選択制御信号及び
    前記クロック選択信号Bの各入力レベルを条件に、かつ
    前記クロック信号Aのトレーリングエッジにより前記ク
    ロック選択信号Aを反転させるクロック選択制御手段A
    と、 前記クロック選択記憶信号、前記クロック選択制御信号
    及び前記クロック選択信号Aの各入力レベルを条件に、
    かつ前記クロック信号Bのトレーリングエッジにより前
    記クロック選択信号Bを反転させるクロック選択制御手
    段Bと を備えたことを特徴とするクロック切換回路。
JP16309190A 1990-06-21 1990-06-21 クロック切換回路 Pending JPH0453309A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16309190A JPH0453309A (ja) 1990-06-21 1990-06-21 クロック切換回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16309190A JPH0453309A (ja) 1990-06-21 1990-06-21 クロック切換回路

Publications (1)

Publication Number Publication Date
JPH0453309A true JPH0453309A (ja) 1992-02-20

Family

ID=15767017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16309190A Pending JPH0453309A (ja) 1990-06-21 1990-06-21 クロック切換回路

Country Status (1)

Country Link
JP (1) JPH0453309A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503053B1 (ko) * 1997-11-14 2005-09-30 삼성전자주식회사 클럭조정회로

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6335127B2 (ja) * 1979-09-19 1988-07-13 Plessey Overseas
JPH02251890A (ja) * 1989-03-27 1990-10-09 Hitachi Ltd ドット・クロック切換え制御回路およびドットクロック切換制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6335127B2 (ja) * 1979-09-19 1988-07-13 Plessey Overseas
JPH02251890A (ja) * 1989-03-27 1990-10-09 Hitachi Ltd ドット・クロック切換え制御回路およびドットクロック切換制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100503053B1 (ko) * 1997-11-14 2005-09-30 삼성전자주식회사 클럭조정회로

Similar Documents

Publication Publication Date Title
US4970405A (en) Clock selection circuit for selecting one of a plurality of clock pulse signals
JPS6315530A (ja) デイジタル位相同期ル−プ
JPH0519892A (ja) 可変クロツク分周回路
US20100244901A1 (en) Clock switching circuit, integrated circuit device and electronic apparatus
JPH0453309A (ja) クロック切換回路
JPH04305719A (ja) クロック信号切換え回路
JPH07297857A (ja) モード切り替えインタフェース回路
JP2988360B2 (ja) クロック生成回路
JPH01194014A (ja) クロック切換装置
JPH01155281A (ja) 論理テスト回路
JPH0121646B2 (ja)
JPS63282820A (ja) クロック信号切換え方式
JP2665070B2 (ja) バス回路
JPH01134556A (ja) 機能選択制御回路
KR930003966B1 (ko) Ntsc/pal겸용 발진주파수 변환회로
JPH04246908A (ja) フリップフロップ回路
JP2591201B2 (ja) 信号切替装置
JPH1197988A (ja) クロック切換回路
JPS63271514A (ja) クロツク信号の切り替え回路
JPS63271513A (ja) クロツク信号の切り替え回路
JPS62192815A (ja) クロツク切替回路
JPH01317020A (ja) クロック周波数切換方式
JPH0191528A (ja) 高速プリスケーラ回路
JPH04207238A (ja) クロック切替回路
JPH02290322A (ja) クロック信号切替回路