JPH01216558A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01216558A JPH01216558A JP63041754A JP4175488A JPH01216558A JP H01216558 A JPH01216558 A JP H01216558A JP 63041754 A JP63041754 A JP 63041754A JP 4175488 A JP4175488 A JP 4175488A JP H01216558 A JPH01216558 A JP H01216558A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor device
- package
- mark
- cap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
- H10W46/103—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols alphanumeric information, e.g. words, letters or serial numbers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関し、特に１面付実装型半導体
装置の冷却技術に適用した場合に有効な技術に関するも
のである。
装置の冷却技術に適用した場合に有効な技術に関するも
のである。
従来の面付実装型半導体装置は、鉛筆等によりパッケー
ジキャップの表面に大きさが２〜３＋ｕ＋の文字を書き
、マーキングしていた。または、放熱フィンやパッケー
ジのキャップの表面に印刷ペーストをスタンプにより転
写させ、ベーキングして固化させた。
ジキャップの表面に大きさが２〜３＋ｕ＋の文字を書き
、マーキングしていた。または、放熱フィンやパッケー
ジのキャップの表面に印刷ペーストをスタンプにより転
写させ、ベーキングして固化させた。
しかしながら１本発明者の検討によれば、前記従来半導
体装置では、前記キャップ又は半導体チップ上面からの
熱伝導による放熱をする点について配慮がされておらず
、特に、キャップ又は半導体チップ上面に放熱フィンや
冷却部材を配置した場合には接触熱抵抗が増大するとい
う問題があった。
体装置では、前記キャップ又は半導体チップ上面からの
熱伝導による放熱をする点について配慮がされておらず
、特に、キャップ又は半導体チップ上面に放熱フィンや
冷却部材を配置した場合には接触熱抵抗が増大するとい
う問題があった。
本発明の目的は、前記キャップ又は半導体チップの上面
における接触熱抵抗を低減することができる技術を提供
することにある。
における接触熱抵抗を低減することができる技術を提供
することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
明細書の記述及び添付図面によって明らかになるであろ
う。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。
要を簡単に説明すれば、下記のとおりである。
すなわち、半導体チップをパッケージ用ベースに面付実
装した半導体装置において、前記半導体チップ又はパッ
ケージ用ベースの側面にマークが設けられたものである
。
装した半導体装置において、前記半導体チップ又はパッ
ケージ用ベースの側面にマークが設けられたものである
。
また、半導体チップがパッケージ内に封入されている半
導体装置において、パッケージのキャップ又はベースの
側面にマークを設けたものである。
導体装置において、パッケージのキャップ又はベースの
側面にマークを設けたものである。
前述の手段によれば、半導体チップ又はパッケージのキ
ャップもしくはベースの側面にマークを設けたので１例
えばキャップ又は半導体チップ上面に放熱フィンや冷却
部材を配置した場合においても、マークによる接触熱抵
抗をなくすことができるので、放熱効率を向上すること
ができ、半導体素子の動作等に悪影響を及ぼすのを防止
することができる。
ャップもしくはベースの側面にマークを設けたので１例
えばキャップ又は半導体チップ上面に放熱フィンや冷却
部材を配置した場合においても、マークによる接触熱抵
抗をなくすことができるので、放熱効率を向上すること
ができ、半導体素子の動作等に悪影響を及ぼすのを防止
することができる。
以下１本発明の一実施例を図面を用いて具体的に説明す
る。
る。
なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
を有するものは同一符号を付け、その繰り返しの説明は
省略する。
第１図は、本発明の一実施例の面付実装型半導体装置の
外観構成を示す側面図であり、第２図は、第１図に示す
■−■線で切断した断面図である。
外観構成を示す側面図であり、第２図は、第１図に示す
■−■線で切断した断面図である。
本実施例夏の面付実装型半導体装置は、第１図及び第２
図に示すように、半導体チップ１を例えばセラミック基
板からなるパッケージ用基板２にはんだバンプ３により
電気的に接続し、そのパッケージ用基板２と半導体チッ
プ１の間に半導体チップ主面を保護するための保護用樹
脂４を充填した後、半導体チップ１又はパッケージ用基
板２の側面に固体（ＹＡＧ）レーザ光よりマーク５を印
字したものである。
図に示すように、半導体チップ１を例えばセラミック基
板からなるパッケージ用基板２にはんだバンプ３により
電気的に接続し、そのパッケージ用基板２と半導体チッ
プ１の間に半導体チップ主面を保護するための保護用樹
脂４を充填した後、半導体チップ１又はパッケージ用基
板２の側面に固体（ＹＡＧ）レーザ光よりマーク５を印
字したものである。
次に、半導体チップ１又はパッケージ用基板２の側面に
ＹＡＧレーザ光によりマーク５を印字する手段について
第２図をも用いて説明する。
ＹＡＧレーザ光によりマーク５を印字する手段について
第２図をも用いて説明する。
第３図は、ＹＡＧレーザー光照射装置の概略構成を説明
するための説明図である。
するための説明図である。
第３図において、１１はＸ−Ｙステージであり、。
Ｘ−７両方向に移動可能になっている。そして、このＸ
−Ｙステージ１１の上にトレイに収納されている面付実
装型半導体装ｌ！Ｑを真空チャッキング装置で吸着して
載置するようになっている。１２はガルバノメータであ
り、レーザ光の照射方向を変化させるためのものである
。このガルバノメータ１２の制御は、パーソナル（コン
ピュータ１３によって行うようになっている。パーソナ
ルコンピュータ１３には文字データが収納されている。
−Ｙステージ１１の上にトレイに収納されている面付実
装型半導体装ｌ！Ｑを真空チャッキング装置で吸着して
載置するようになっている。１２はガルバノメータであ
り、レーザ光の照射方向を変化させるためのものである
。このガルバノメータ１２の制御は、パーソナル（コン
ピュータ１３によって行うようになっている。パーソナ
ルコンピュータ１３には文字データが収納されている。
１４は反射鏡であり、１５はＹＡＧレーザ光発生装置で
ある。
ある。
半導体チップ１又はパッケージ用基板２の側面にＹＡＧ
レーザ光によりマーク５を印字する手段は、第３図に示
すように、トレイに収納されている面付実装型半導体装
置Ｑを真空チャッキング装置で吸着してＸ−Ｙステージ
１１の上に載置する。
レーザ光によりマーク５を印字する手段は、第３図に示
すように、トレイに収納されている面付実装型半導体装
置Ｑを真空チャッキング装置で吸着してＸ−Ｙステージ
１１の上に載置する。
次に、ガルバノメータ１２の移動をパーソナルコンピュ
ータ１３によって印字したいマーク５に従って制御し、
反射鏡１４からのレーザ光により半導体チップ１又はパ
ッケージ用基板２の側面にマーク５が印字される。
ータ１３によって印字したいマーク５に従って制御し、
反射鏡１４からのレーザ光により半導体チップ１又はパ
ッケージ用基板２の側面にマーク５が印字される。
そして、前記面付実装型半導体装置Ｑは１例え ゛ば、
第４図に示すように、モジュール基板２１の上に複数個
の前記面付実装型半導体装置Ｑがはんだバンプ２２を介
して搭載され、面付実装型半導体装ｌＩＱの半導体チッ
プ１の主面と反対側の表面に放熱フィン２３が載置され
、この放熱フィン２３は櫛状固定部材２４により半導体
チップ１上に固定されるようになっている。そして、櫛
状固定部材２４は、密封用モジュールキャップ２５に良
熱伝導性接着剤２６によって接着されている。密封用モ
ジュールキャップ２５は、水冷ジャケット２７に接着さ
れている。
第４図に示すように、モジュール基板２１の上に複数個
の前記面付実装型半導体装置Ｑがはんだバンプ２２を介
して搭載され、面付実装型半導体装ｌＩＱの半導体チッ
プ１の主面と反対側の表面に放熱フィン２３が載置され
、この放熱フィン２３は櫛状固定部材２４により半導体
チップ１上に固定されるようになっている。そして、櫛
状固定部材２４は、密封用モジュールキャップ２５に良
熱伝導性接着剤２６によって接着されている。密封用モ
ジュールキャップ２５は、水冷ジャケット２７に接着さ
れている。
２８はリードピンである。
次に、本発明者が第４図に示すモジュールにおいて、半
導体チップ１の主面と反対側の表面と放熱フィン２３と
の間の間隙と接触熱抵抗の関係についての実験特性曲線
を第５図に示す。
導体チップ１の主面と反対側の表面と放熱フィン２３と
の間の間隙と接触熱抵抗の関係についての実験特性曲線
を第５図に示す。
以上の説明かられかるように１本実施例Ｉによれば、半
導体チップ１又はパッケージ用基板２の側面にマーク５
を設けることより、半導体チップ１の主面と反対側の表
面と放熱フィン２３との間隙は、従来の半導体チップ１
の主面と反対側の表面にマーク５を設けたものに比べて
約２μｍ程度小さくすることができるので、約２〜ｂ 接触熱抵抗を小さくすることができる。
導体チップ１又はパッケージ用基板２の側面にマーク５
を設けることより、半導体チップ１の主面と反対側の表
面と放熱フィン２３との間隙は、従来の半導体チップ１
の主面と反対側の表面にマーク５を設けたものに比べて
約２μｍ程度小さくすることができるので、約２〜ｂ 接触熱抵抗を小さくすることができる。
第６図は１本発明の実施例■の面付実装型半導体装置の
外観構成を示す側面図であり、第７図は、第６図に示す
■−■線で切断した断面図である。
外観構成を示す側面図であり、第７図は、第６図に示す
■−■線で切断した断面図である。
本実施例■の面付実装型半導体装置は、第６図及び第７
図に示すように、半導体チップ１を例えばセラミック基
板からなるパッケージ用基板２にはんだバンプ３により
電気的に接続し、例えばセラミックからなパッケージ用
キャップ６をはんだ等の接着材７でパッケージ用基板２
に接着して封止した後、半導体チップ１又はパッケージ
用基板２の側面に固体（ＹＡＧ）レーザ光によりマーク
５を印字したものである。前記半導体チップ１の主面と
反対側の表面は、パッケージ用キャップ６の内面と良熱
伝導性接着剤８で接着されている。
図に示すように、半導体チップ１を例えばセラミック基
板からなるパッケージ用基板２にはんだバンプ３により
電気的に接続し、例えばセラミックからなパッケージ用
キャップ６をはんだ等の接着材７でパッケージ用基板２
に接着して封止した後、半導体チップ１又はパッケージ
用基板２の側面に固体（ＹＡＧ）レーザ光によりマーク
５を印字したものである。前記半導体チップ１の主面と
反対側の表面は、パッケージ用キャップ６の内面と良熱
伝導性接着剤８で接着されている。
そして、前記面付実装型半導体装置Ｑと同様に、例えば
、第８図に示すように、モジュール基板２１の上に複数
個の面付実装型半導体装１１Ｑ、がはんだバンプ２２を
介して搭載され、面付実装型半導体装ｌ！Ｑユのパッケ
ージ用キャップ６の主面と反対側の表面に放熱フィン２
３が載置され、この放熱フィン２３は櫛状固定部材２９
Ａを有する水冷ジャケット２９によりパッケージ用キャ
ップ６上に固定されるようになっている。前記櫛状固定
部材２９Ａのフィンは、放熱フィン２３と嵌合するよう
になってい くる。
、第８図に示すように、モジュール基板２１の上に複数
個の面付実装型半導体装１１Ｑ、がはんだバンプ２２を
介して搭載され、面付実装型半導体装ｌ！Ｑユのパッケ
ージ用キャップ６の主面と反対側の表面に放熱フィン２
３が載置され、この放熱フィン２３は櫛状固定部材２９
Ａを有する水冷ジャケット２９によりパッケージ用キャ
ップ６上に固定されるようになっている。前記櫛状固定
部材２９Ａのフィンは、放熱フィン２３と嵌合するよう
になってい くる。
前述のように、パッケージ用キャップ６の側面にマーク
５を設けることにより、前記実施例■と同様の効果を得
ることができる。
５を設けることにより、前記実施例■と同様の効果を得
ることができる。
本実施例■では、パッケージ用キャップ６の側面にマー
ク５を設けたが、パッケージ用基板２の側面にマーク５
を設けてもよい。
ク５を設けたが、パッケージ用基板２の側面にマーク５
を設けてもよい。
以上１本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
半導体チップ又はパッケージ用キャップの主面と反対側
の表面に傷、凹凸をつけることなくマーキングするので
、冷却部材との接触熱抵抗を低減することができる。
の表面に傷、凹凸をつけることなくマーキングするので
、冷却部材との接触熱抵抗を低減することができる。
第１図は１本発明の一実施例の面付実装型半導体装置の
外観構成を示す側面図、 第２図は、第１図に示す■−■線で切断した断面図。 第３図は、ＹＡＧレーザー光照射装置の概略構成を説明
するための説明図、 第４図は、第１図に示す面付実装型半導体装置を複数個
搭載したモジュールの概略構成を説明するための断面図
、 第５図は、第４図に示す半導体チップの上表面と放熱フ
ィンと間の間隙と接触熱抵抗の関係についての実験特性
曲線図、 第６図は、本発明の実施例■の面付実装型半導体装置の
外観構成を示す側面図。 第７図は、第６図に示す■−■線で切断した断面図。 第８図は、第６図に示す面付実装型半導体装置を複数個
搭載したモジュールの概略構成を説明するための断面図
である。 図中、１・・・半導体チップ、２・・・パッケージ用基
板、３・・・はんだバンブ、４・・・保護用樹脂、５・
・・マーク、６・・・パッケージ用キャップ、７・・・
封止用接着剤、８・・・良熱伝導性接着剤である。
外観構成を示す側面図、 第２図は、第１図に示す■−■線で切断した断面図。 第３図は、ＹＡＧレーザー光照射装置の概略構成を説明
するための説明図、 第４図は、第１図に示す面付実装型半導体装置を複数個
搭載したモジュールの概略構成を説明するための断面図
、 第５図は、第４図に示す半導体チップの上表面と放熱フ
ィンと間の間隙と接触熱抵抗の関係についての実験特性
曲線図、 第６図は、本発明の実施例■の面付実装型半導体装置の
外観構成を示す側面図。 第７図は、第６図に示す■−■線で切断した断面図。 第８図は、第６図に示す面付実装型半導体装置を複数個
搭載したモジュールの概略構成を説明するための断面図
である。 図中、１・・・半導体チップ、２・・・パッケージ用基
板、３・・・はんだバンブ、４・・・保護用樹脂、５・
・・マーク、６・・・パッケージ用キャップ、７・・・
封止用接着剤、８・・・良熱伝導性接着剤である。
Claims (1)
- 【特許請求の範囲】 １、半導体チップをパッケージ用ベースに面付実装した
半導体装置において、前記半導体チップ又はパッケージ
用ベースの側面にマークが設けられたことを特徴とする
半導体装置。 ２、前記半導体チップとパッケージ用ベースの間に樹脂
を充填したことを特徴とする特許請求の範囲第１項に記
載の半導体装置。 ３、前記半導体チップの上面に冷却装置が配置されてい
ることを特徴とする特許請求の範囲第１項又は第２項に
記載の半導体装置。 ４、半導体チップがパッケージ内に封入されている半導
体装置において、パッケージのキャップ又はベースの側
面にマークを設けたことを特徴とする半導体装置。 ５、前記パッケージのキャップの上面に冷却装置が配置
されていることを特徴とする特許請求の範囲第３項に記
載の半導体装置。 ６、前記マークは、レーザ光により形成することを特徴
とする特許請求の範囲第１項又は第４項に記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041754A JPH01216558A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63041754A JPH01216558A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01216558A true JPH01216558A (ja) | 1989-08-30 |
Family
ID=12617207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63041754A Pending JPH01216558A (ja) | 1988-02-24 | 1988-02-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01216558A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133517A (ja) * | 2001-10-29 | 2003-05-09 | Sharp Corp | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 |
| JP2019507355A (ja) * | 2016-02-23 | 2019-03-14 | ヴィシャイ セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツングＶｉｓｈａｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＧｍｂＨ | 光電式装置 |
| EP4220703A4 (en) * | 2020-09-24 | 2025-01-08 | Sony Interactive Entertainment Inc. | SEMICONDUCTOR PACKAGE, ELECTRONIC EQUIPMENT AND METHOD FOR MANUFACTURING ELECTRONIC EQUIPMENT |
-
1988
- 1988-02-24 JP JP63041754A patent/JPH01216558A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003133517A (ja) * | 2001-10-29 | 2003-05-09 | Sharp Corp | 半導体装置用基板およびこれを用いた半導体装置ならびに積層構造体 |
| JP2019507355A (ja) * | 2016-02-23 | 2019-03-14 | ヴィシャイ セミコンダクター ゲゼルシャフト ミット ベシュレンクテル ハフツングＶｉｓｈａｙ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＧｍｂＨ | 光電式装置 |
| EP4220703A4 (en) * | 2020-09-24 | 2025-01-08 | Sony Interactive Entertainment Inc. | SEMICONDUCTOR PACKAGE, ELECTRONIC EQUIPMENT AND METHOD FOR MANUFACTURING ELECTRONIC EQUIPMENT |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10249552B2 (en) | Semiconductor package having double-sided heat dissipation structure | |
| JP3150351B2 (ja) | 電子装置及びその製造方法 | |
| US5357056A (en) | Chip carrier for optical device | |
| JPH07147466A (ja) | 電子部品ユニット及びその製造方法 | |
| JPH0586068B2 (ja) | ||
| JPH03187295A (ja) | ヘッド支持アーム | |
| JPH0454381B2 (ja) | ||
| JP3634735B2 (ja) | 半導体装置および半導体モジュール | |
| JPH07109867B2 (ja) | 半導体チツプの冷却構造 | |
| JPH01248543A (ja) | チップキャリア | |
| JP2668995B2 (ja) | 半導体装置 | |
| JPS5938075A (ja) | サ−マルヘツド | |
| US20230036995A1 (en) | Power supply module and power device | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP3265544B2 (ja) | 半導体チップの実装構造 | |
| JPS63169749A (ja) | 半導体装置 | |
| KR900001744B1 (ko) | 반도체장치 | |
| JPH03234047A (ja) | 半導体装置 | |
| JPH06196838A (ja) | 部品搭載済み基板 | |
| JPH0572135U (ja) | 半導体装置 | |
| JPH1032275A (ja) | 半導体装置およびその製造方法 | |
| JPS613497A (ja) | 異種複合プリント板の電気接続構造 | |
| JP3314139B2 (ja) | 半導体装置 | |
| JPS61203700A (ja) | 電子回路装置 | |
| JP2572645B2 (ja) | 半導体装置の熱放散構造 |