JPH01218093A - 厚膜多層回路基板 - Google Patents
厚膜多層回路基板Info
- Publication number
- JPH01218093A JPH01218093A JP63043493A JP4349388A JPH01218093A JP H01218093 A JPH01218093 A JP H01218093A JP 63043493 A JP63043493 A JP 63043493A JP 4349388 A JP4349388 A JP 4349388A JP H01218093 A JPH01218093 A JP H01218093A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- multilayer circuit
- component
- thick film
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、厚膜多層回路基板に係り、特に面付は十［１
１接続に好適な厚膜多層回路基板に関する。
１接続に好適な厚膜多層回路基板に関する。
（従来の技術）
従来の厚膜多層回路基板の一例を、第３図に示す。図に
おいて、１はセラミック基板、２は該セラミック基板１
上に形成された第１導体、３および３゜は該第１導体上
に形成された絶縁体、５は半田、６は該半田５によって
第１導体２上に円管されるチップ部品である。
おいて、１はセラミック基板、２は該セラミック基板１
上に形成された第１導体、３および３゜は該第１導体上
に形成された絶縁体、５は半田、６は該半田５によって
第１導体２上に円管されるチップ部品である。
上記のような構成の従来のｊｖ膜多層回路基板において
は、導電体のクロスオーバ部の絶縁及び断線防止、ある
いは半田付は部品の半田量による接続の信頼性の向上を
図ること等には留意されてきた。
は、導電体のクロスオーバ部の絶縁及び断線防止、ある
いは半田付は部品の半田量による接続の信頼性の向上を
図ること等には留意されてきた。
前記従来技術に関連する公知の公報として、特公昭５
７−５ ６ ７ ９ ７号公報、特開昭６０−３４０９
６号公報、特開昭６２−８６７９２号公報などが挙げら
れる。
７−５ ６ ７ ９ ７号公報、特開昭６０−３４０９
６号公報、特開昭６２−８６７９２号公報などが挙げら
れる。
（発明が解決しようとする課題）
上記従来技術は、’Ｆ．ＩＩＩ付は接続部品、例えばチ
ップ部品６用の端子電極５ａ，５ｂ下部の積層数と、該
端子電極に挟まれる領域内の、絶縁部の積層数について
配慮がされていなかった。このため、第３図のように、
端子電極６ａ，６ｂのド部の積層数が、該端子に挟まれ
る領域の積層数より少ない場合には、半田接続時に、チ
ップ部品６の底部６Ｃが、該領域内の絶縁部３゛に接触
し、該チップ部品６の水平が保たれなくなり傾いて、部
品の起き上り現象（ツームストン現象あるいはマンハッ
タン現象と呼ばれる）を引きおこして、接続不良を発生
する問題があった。
ップ部品６用の端子電極５ａ，５ｂ下部の積層数と、該
端子電極に挟まれる領域内の、絶縁部の積層数について
配慮がされていなかった。このため、第３図のように、
端子電極６ａ，６ｂのド部の積層数が、該端子に挟まれ
る領域の積層数より少ない場合には、半田接続時に、チ
ップ部品６の底部６Ｃが、該領域内の絶縁部３゛に接触
し、該チップ部品６の水平が保たれなくなり傾いて、部
品の起き上り現象（ツームストン現象あるいはマンハッ
タン現象と呼ばれる）を引きおこして、接続不良を発生
する問題があった。
本発明の目的は、前記従来技術の問題点を除去し、部品
の水平が保たれなくなることから引きおこされる、部品
の起き上り現象による接続不良を減少させ、信頼性の向
上を図ることにある。
の水平が保たれなくなることから引きおこされる、部品
の起き上り現象による接続不良を減少させ、信頼性の向
上を図ることにある。
（課題を解決するための手段）
上記目的は、前記目的を達成するために、厚膜多層基板
における、半１１目；１け接続部品用端子電極の下部構
造の積層数を、該端子電極に挟まれる領域内の多層回路
と同−層数、あるいは同一層数よりも多くし、前記半田
付は接続部品の底面を前記端子電極に挟まれた領域内の
多層回路より高くした点に特徴がある。
における、半１１目；１け接続部品用端子電極の下部構
造の積層数を、該端子電極に挟まれる領域内の多層回路
と同−層数、あるいは同一層数よりも多くし、前記半田
付は接続部品の底面を前記端子電極に挟まれた領域内の
多層回路より高くした点に特徴がある。
（作用）
本発明では、半田付は接続部品用端子電極の下部構造の
積層数を、該端子電極に挟まれるｄ１域内の多層回路と
同一層数以上にされているので、半田付は接続部品の底
部と、絶縁部上部との接触が回避でき、それによって、
該当部品は、接続面に対して、水平が保たれるので、部
品の起き上がり現象を発生することがなくなり、接続不
良が避けられる。
積層数を、該端子電極に挟まれるｄ１域内の多層回路と
同一層数以上にされているので、半田付は接続部品の底
部と、絶縁部上部との接触が回避でき、それによって、
該当部品は、接続面に対して、水平が保たれるので、部
品の起き上がり現象を発生することがなくなり、接続不
良が避けられる。
（実施例）
以下に、本発明の一実施例を、第１図により説明する。
第１図は、本発明による厚膜多層回路基板の要部断面図
である。図において、４は前記第１導体２に電気的に接
続された第２導体、７は第１導体２上のピアホールを示
し、これら以外の符号は第３図と同−又は同等物を示す
。
である。図において、４は前記第１導体２に電気的に接
続された第２導体、７は第１導体２上のピアホールを示
し、これら以外の符号は第３図と同−又は同等物を示す
。
本実施例は、セラミック等の絶縁基板１上に、第１導体
２を印刷焼成して形成し、ピアホール７を有する絶縁体
３，３°を、第１導体２の上に印刷焼成し、さらに第２
導体４を、ピアホール７を介して、第１導体２と接続す
るように印刷焼成して形成するものである。
２を印刷焼成して形成し、ピアホール７を有する絶縁体
３，３°を、第１導体２の上に印刷焼成し、さらに第２
導体４を、ピアホール７を介して、第１導体２と接続す
るように印刷焼成して形成するものである。
このようにして形成した厚膜多層基板に、半田ペースト
を印刷し、チップ部品６を搭載後、加熱リフローするこ
とにより、半田５によってチップ部品６は第２導体４お
よび第１導体２に接続される。半田接続される第２導体
４の接続面、すなわち端子電極６ａ、５ｂの下部の面は
、絶縁体３”の表面よりも突出しているので、チップ部
品６の底部６ｃと、絶縁部３°の上面との接触が避けら
れ、チップ部品６の水平を保つことができる。このため
、チップ部品６の底部６ｃがチップ部品６の電極間に存
在する絶縁部３°に接触して、チップ部品６が起き上る
という現象を回避できる効果がある。
を印刷し、チップ部品６を搭載後、加熱リフローするこ
とにより、半田５によってチップ部品６は第２導体４お
よび第１導体２に接続される。半田接続される第２導体
４の接続面、すなわち端子電極６ａ、５ｂの下部の面は
、絶縁体３”の表面よりも突出しているので、チップ部
品６の底部６ｃと、絶縁部３°の上面との接触が避けら
れ、チップ部品６の水平を保つことができる。このため
、チップ部品６の底部６ｃがチップ部品６の電極間に存
在する絶縁部３°に接触して、チップ部品６が起き上る
という現象を回避できる効果がある。
次に、本発明の他の実施例を、第２図を参照して説明す
る。図中の符号は、前記第１図と同一物または同等物を
示す。
る。図中の符号は、前記第１図と同一物または同等物を
示す。
本実施例が前記第１実施例と異なる所は、前記第１実施
例においては、第１導体２と第２導体４とを接続するの
にピアホール７を使用しているが、本実施例では該ピア
ホールを用いずに接続した点である。
例においては、第１導体２と第２導体４とを接続するの
にピアホール７を使用しているが、本実施例では該ピア
ホールを用いずに接続した点である。
本第２実施例においても、前記第１実施例と同じ効果を
得ることができることは明かである。
得ることができることは明かである。
（発明の効果）
本発明によれば、チップ部品の導体との接続面を、該チ
ップ部品の接続端子で挟まれた領域の多層回路あるいは
絶縁体より高くすることができるので、チップ部品の底
部が絶縁体と接触することにより引ぎおこされる、部品
の起き上がり現象を回避することができる効果がある。
ップ部品の接続端子で挟まれた領域の多層回路あるいは
絶縁体より高くすることができるので、チップ部品の底
部が絶縁体と接触することにより引ぎおこされる、部品
の起き上がり現象を回避することができる効果がある。
また、これにより、厚膜多層回路基板にチップ部品を搭
載接続する際の、信頼性が向上し、不良修正に要する工
数が軽減できる効果がある。
載接続する際の、信頼性が向上し、不良修正に要する工
数が軽減できる効果がある。
第１図は本発明の一実施例の要部断面図、第２図は本発
明の他の実施例の要部断面図、第３図は従来装置の断面
図である。
明の他の実施例の要部断面図、第３図は従来装置の断面
図である。
Claims (2)
- （１）セラミック基板上に、電極層と絶縁層とを交互に
それぞれ一層以上印刷して積層形成してなる厚膜多層回
路基板において、半田付け接続する部品の各端子電極の
下部に位置する多層回路の構造を、該各々の端子電極に
挟まれた領域の多層回路の層数以上にしたことを特徴と
する厚膜多層回路基板。 - （２）前記各々の端子電極に挟まれた領域が絶縁部であ
ることを特徴とする前記特許請求の範囲第１項記載の厚
膜多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043493A JPH01218093A (ja) | 1988-02-26 | 1988-02-26 | 厚膜多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63043493A JPH01218093A (ja) | 1988-02-26 | 1988-02-26 | 厚膜多層回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01218093A true JPH01218093A (ja) | 1989-08-31 |
Family
ID=12665240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63043493A Pending JPH01218093A (ja) | 1988-02-26 | 1988-02-26 | 厚膜多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01218093A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158429A (ja) * | 2000-11-16 | 2002-05-31 | Murata Mfg Co Ltd | 部品の実装構造 |
-
1988
- 1988-02-26 JP JP63043493A patent/JPH01218093A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002158429A (ja) * | 2000-11-16 | 2002-05-31 | Murata Mfg Co Ltd | 部品の実装構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10153079B2 (en) | Laminated coil component and method of manufacturing the same | |
| US7420795B2 (en) | Multilayer capacitor | |
| JP2000165007A (ja) | プリント配線板、電子部品及び電子部品の実装方法 | |
| US4697204A (en) | Leadless chip carrier and process for fabrication of same | |
| US6856234B2 (en) | Chip resistor | |
| JPH01218093A (ja) | 厚膜多層回路基板 | |
| JPH0818285A (ja) | 表面実装部品の実装装置とその実装方法 | |
| JP2000261109A (ja) | 配線基板 | |
| JPS63141388A (ja) | 厚膜回路基板の製造方法 | |
| JP2020088183A (ja) | 配線基板及び電子装置 | |
| US11943867B2 (en) | Electronic component | |
| JP4461641B2 (ja) | 積層型チップサーミスタ及びその製造方法 | |
| US7277006B2 (en) | Chip resistor | |
| JPH01171296A (ja) | 印刷多層回路基板の接続方法 | |
| JPH05183250A (ja) | 厚膜回路基板および厚膜回路基板装置 | |
| JPH0590435A (ja) | 混成集積回路 | |
| JPH0870063A (ja) | 混成集積回路およびこれを含む回路装置 | |
| JP2001284757A (ja) | 大電流プリント配線板 | |
| JP2005285994A (ja) | 表面実装型多連コンデンサ | |
| JPH06204001A (ja) | 積層形チップ固定抵抗器 | |
| JP2005285993A (ja) | 表面実装型多連コンデンサ | |
| JP2006173337A (ja) | 電子モジュール構造 | |
| JPH09199301A (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JP2008205064A (ja) | 電子部品の実装構造 | |
| JPH02222192A (ja) | プリント基板の配線路パターン |