JPH01219944A - 論理回路のシミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、論理回路のシミュレーション装置に関する。

〔従来の技術〕

従来、この種の論理シミュレータはソフトウェアで実現
されるのが常であった。

例えば、エム・エイ・プレウアーとエイ・デイ−・フリ
ートマンの６ダイアグノウシスアンドリ〜ライアプルデ
ザイン　オプ　ディジタル　システＡ’Ａ　（Ｍ、Ａ、
　Ｂｒｅｕｅｒ　Ａ　Ａ、Ｄ、　Ｆｒｉｅｄｍａｎ＋　
”Ｄｉａｇｎｏｓｉｓ＆Ｒｅ１ｉａｂｌｅ　Ｄｅｓｉｇ
ｎ　ｏｆ　Ｄｉｇｉｔａｌ　Ｓｙｓｔｅｍｓ″Ｃｏｎ１
ｐｕｔｅｒＳｃｉｅｎｃｅ　Ｐｒｅｓｓ＋　ＩＮＣ，Ｐ
Ｐ　１７４〜２４１　（Ｃｈａｐｔｅｒ４　Ｌｏｇｉｃ
　Ｌｅｖｅｌ　Ｓｉｍｕｌａｔｉｏｎ　）　）また、ハ
ードウェア・シミュレータも最近実現されているが、そ
れらは、論理シミュレーション　−専用のシミュレータ
である。例えば、ジー・エフ・ビスターの６デ　ヨーク
タウン　シミュレーションエンジン：イントロダクショ
ン（Ｇ、Ｆ、　ｐｆｉｓｔｅｒ。

”　Ｔｈｅ　Ｙｏｒｋｔｏｗｎ　Ｓｉｍｕｌａｔｉｏｎ
　Ｅｎｇｉｎｅ：Ｉｎｔｒｏｄｕｃｔｉｏｎ、”　　ｉ
ｎ　　Ｐｒｏｃ、１９　　ｔｈ　　ＤｅｓｉｇｎＡｕｔ
ｏｍａｔ、Ｃｏｎｆ、Ｊｕｎｅ　　１９８２　＊　　Ｐ
Ｐ−５１−５４、）〔発明が解決しようとする課題〕 上述した従来のソフトウェア・シミュレータは。

大規模回路に適用する場合、演算時間が回路規模の２乗
に比例することにより、多大な時間がかかるという欠点
があった。また、ハードウェア・シミュレータの場合は
、論理シミュレーション専用となっていたので、論理と
故障シミュレーションを同一装置の上で効率的に実現す
ることは難しかった０ 〔課題を解決するための手段〕 本発明の論理回路のシミュレーション装置は。

被模擬回路の構成素子の論理タイプ及び論理入力値を保
持する第１の保持手段と、構成素子の信号線に故障を設
定する設定手段と、第１の保持手段に保持された論理タ
イプ、論理入力値、設定手段で設定された信号線及び故
障値を入力して、正論理又は故障シミュレーションを実
行する複数の演算手段と、演算手段の実行結果を保持す
る第２の保持手段と、正論理又は故障シミーレーション
の実行モードを切換える手段と、故障シミーレーション
の際、故障シミーレージ：ｌ／の実行結果を入力して設
定された故障が伝播したかを示す手段とを有する。

〔実施例〕

次に１本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例の構成を示すブロック図であ
る。

１００は論理タイ！、入力値全保持するレジスタ・ファ
イル、２００はレジスタファイル１００から、論理タイ
ｆ　（ＡＮＤ　、　ＯＲ等）および論理入力値を受け、
論理シミュレーションを実行する演算回路、３００，４
００．・・・、５００は任意の選択された信号線および
故障値、論理タイプおよび論理入力値を受け、正論理ま
たは故障シミュレーションを実行する演算回路、６００
は正論理または故障シミーレーションの実行結果を保持
するレジスタ・ファイル、７００は故障シミュレーショ
ンの際、故障伝播が行われたかどうかを示す回路でらる
。

１０１０は、論理タイプ、入力値をレジスタファイルへ
入力するための入力信号線群、１０２０は選択された信
号線を演算回路３００．４００　。

５００へ入力するための入力信号線群、１０３０は設定
された故障を演算回路３００，４００゜５００へ入力す
るための入力信号線群である。

１０４０は本実施例の装置が正論理シミュレーションの
みで使われるか、故障シミーレーションとして使われる
かを示す切換え信号線である。

例えば、論理″１＃レベルなら故障シミュレーショ７ｐ
論理　０　　レベルナラ論理シミュレーションである。

１０５０はレジスタファイル１００の出力信号線群、１
０６０，１０７０，１０８０．　　及び１０９０は。

それぞれ演算回路２００，３００，４００．及び５００
の出力信号線群である。

１１００は正論理シミュレーションの結果を出力する信
号線群である。１１１０は故障シ・ミーレーションの際
は故障伝播があるかどうかを示す信号線である。例えば
、論理“１”レベルなら故障伝播があることを示してい
る。正論理シミュレーションの場合は論理゛０′″レベ
ルとなる。１１２０　、１１２１゜１１２２は故障伝播
があった場合、何番目の故障（何番目の演算回路の出力
〕が故障伝播しているかを示す信号線である。例えば３
個の故障が同時にシミュレーションされて、１１２０，
１１２１，１１２２の出力が（０１１）となったとする
と、２番目と３番目の故障が伝播されたことを示してい
る。

７０１〜７０８は故障伝播指示回路７００を実現する回
路素子でちる。７０１，７０２，７０３は排他的論理和
グー）、７０４は論理和ダート。

７０５〜７０８は論理積ｆ−）である。

本発明のシミュレーション装置を使って、被模擬回路が
シミュレーションされる様子は次の様である。簡単化の
ため、第１で示される論理回路が正論理または故障シミ
ュレーションされる場合を考えてみる。

第２図を参照すると９本発明のシミュレーション装置で
シミュレートされる論理回路は、プライマリ−入力端子
１０，１１．１２及び１３とノライマリー出力端子５０
．５１とを有し、それらの間に論理回路を構成する素子
２０，３０及び４０が接続されている。プライマリ−入
力端子１０は信号線６０を介して素子３０の一方の入力
端子に接続され、プライマリ−入力端子１１及び１２は
それぞれ信号線６１及び６２を介して素子２０の第１及
び第２の入力端子に接続され、プライマリ−入力端子１
３は信号線６３を介して素子４０の一方の入力端子に接
続されている。素子２０の出力端子は信号線６４を介し
て素子３０の他方の入力端子に接続され、信号線６５を
介して素子４０の他方の入力端子に接続されている。素
子３０の出力端子は信号線６６を介してプライマリ−出
力端子５０に接続され、素子４０の出力端子は信号線６
７を介してブライマリ−出力端子５１に接続されている
。

第２図中の左側のＯ〜■で示されるノ９ターンは。

それぞれ本論理回路をシミュレーションする際に使用さ
れるテスト・データ（パターン）であシ。

右側のＯ〜■で示される・ぐターンは、それぞれ本論理
回路をシミュレーションした結果を示す結果データ（パ
ターン）である。

又、ランクは２図示の如く、プライマリ−入力端子から
プライマリ−出力端子に向ってふられている。すなわち
、プライマリ−入力端子１０゜１１．１２及び１３には
ランク１が、素子２ｏにはランク２が、素子３０及び４
ｏにはランク３が。

プライマリ−出力端子５０及び５１にはランク４がふら
れている。

１）正論理シミュレーションが実行される場合正論理シ
ミュレーションの場合２本発明のシミュレーション装置
はｎ＋１個のノ４ターつ本例では。

第２図に示された４つのテスト・ｌ？ターン■〜■全、
以下に詳細に述べるように、同時に正論理シミュレーシ
ョンすることができる。

第３図は本発明のシミュレーション装置によるシミュレ
ーション方法を説明するための図である。

第３図において、素子群２１〜２３．３１〜３３及び４
１〜４３は、それぞれ第２図の素子２０゜３０及び４０
に対応している。素子群２０〜２３゜３０〜３３及び４
０〜４３は、シミュレーション時には素子の演算に対応
している。

最初にランク１からランク２への正論理シミュレーショ
ンを考えてみる。

１）まず、ランク２のグー）２０への入力となる論理タ
イｆ（本例ではＮＡＮＤ）とパターン〔本例では■、■
、■、■の４・やターン）がレノスタフアイル１００に
格納される。信号＃５１０４０には論理″′ＯＮレベル
が設定される。

１１〕　　次に、これらのデータは順次演算回路２００
゜３００．４００，５００（本例の場合ｎ＝３）へ送ら
れる。第３図で、ランク２の素子群２０゜２１．２２，
２３で示される様に、同一種類のデートが並列に設定さ
れている形になる。

１１１）次に、これらの？−）が前記のパターンで論理
演算される。この模様は第４図に示されている。グー）
２０，２１，２２，２３が■。

■、■、■のパターンを入力して演算されるｂ１■〕　
　これらの演算結果はレジスタファイル６００に格納さ
れる。

同様にして、他ｆ−）３０．４０も複数パターンが同時
に実行される。この様子は第４図に示されている。上記
の様に本発明の装置を用いて、正論理シミュレーション
を実行するとｎ＋１個のパターンが同時に実行される。

２）故障シミュレーションが実行される場合第５図は第
２図の素子入力に定義された０、１−縮退故障を示して
いる。ｆｌ、　ｆ２は、それぞれ素子２０の第１の入力
端子に定義されたＯ−縮退故障、１−縮退故障を示し、
ｆ５は素子２０の第２の入力端子に定義された１−縮退
故障を示す。同様にｔ　ｆ４．　ｆ５は、それぞれ素子
３ｏの一方の入力端子に定義された〇−縮退故障、ｌ−
縮退°故障を示しｌ　ｆ６は素子３０の他方に定義され
たｌ−縮退故障を示す。更に、　ｒ６は素子４０の一方
の入力端子に定義された〇−縮退故障を示し、　ｆｌ、
　ｆ９は、それぞれ素子４０の他方の入力端子に定義さ
れた〇−縮退故障、１−縮退故障を示す。

第６図は第４図のテスト・パターン■に対して。

ランク２の素子２０の入力での故障ｆ４．　ｆ２゜ｆ５
がシミュレーションされる例を示している。

この時信号線１０４０は故障シミュレーション・モード
（論理″１”レベル）に設定される。

１）まずランク２のゲート２０への入力となる論理タイ
プとパターン（本例では・”ターフ＠）がレジスタファ
イル１００に格納される。

１１）次にこのデータが演算回路２００，３００゜４０
０．５００へ送られる。同時に故障番号ｆ１．　ｒ２　
、　ｆ３より信号線および故障が設定されて演算回路３
００．４００．５００へ送られる。本例ではｆｌよりケ
”　−ト２０の第１の入力に〇−縮退故障が設定され、
演算回路３００へ送られる。同様に、　ｆ２により第１
の入力に１−縮退故障が、ｆ３により第２の入力に１−
縮退故障がそれぞれ設定され、演算回路４００゜５００
へ送られる。従って、演算回路２００には正論理、演算
回路３００には故障ｆ、が。

演算回路４００には故障ｆ２が、演算回路５００には故
障ｆ３が設定されている形となる。

１１１）次にこれらの値に基づくシミュレーションが行
われる。この模様は、第６図のダート２０．２１，２２
及び２３に示されている。

即ち、ここで故障シミュレーションが実行される。

１ｖ〕　　これらの出力結果は、レジスタファイル６０
０へ格納されると同時に、故障伝播指示回路７００へ送
られる。故障伝播指示回路７００では演算回路２００に
よる正論理の結果と、演算回路３００，４００，５００
による故障シミュレーションの結果に不一致がないかど
うか調べ、信号線１１１０へ出力する。

本例の場合、演算回路３００の出力が異なるので、排他
的論理和ｒ−）７０２の出力が論理“１”レベルとなり
、信号線１１１０には論理゛１”レベルが出力され、こ
の信号によって故障伝播があることが判る。どの故障が
伝播しているかは、論理積ゲート７０６〜７０８の出力
を調べることにより判る。本例の場合。

論理積ゲート７０７の出力が論理″１”レベルとなシ、
信号線１１２１へ出力される。これによシ、故障ｆ１が
伝播していることが判る。

同様にして、グー）３０．４０へ伝播シた故障のシミュ
レーションも行われる。この模様は第６図に示されてい
る。本例では、ｒ−ト３０で故障ｆ、が検出されること
が判る。

第７図には、同様に、第５図のテスト・ノやターン■に
対して、ランク３の素子３０の入力での故障ｆ４．ｆ５
．ｆ６をシミュレーションする例が示されている。この
例では、１−縮退故障ｆ６が検出される。

以上の様に本発明の装置を使用することにより。

ｎ個の故障を同時にシミュレーションすることが出来る
。

さらに本発明のシミュレーション装置を複数個々 並列に接続し、被模擬モデルを最適に配合し、イベント
・ドリブン的にシミュレーションを実行スることによシ
更に高速に全体をシミュレーションすることが出来る。

第８図はこの一構成例を示している。２１００は前記の
論理シミュレーション装置２１３０．被模擬モデルの構
成素子間の接続関係を示す接続手段２１２０　、これら
の制御手段２１１ｏより構成されたプロセッサーである
。２２００．２３００はプロセッサ２１００と同一のプ
ロセッサーである。

これらの複数プロセッサーは２１００，２２００゜２３
００、並列プロセッサー間通信網２０００により相互に
接続されている。２４００はこれら７″ロセツサ一全体
を制御する手段である。

この様な構成をとることにより、モデルの負荷分散が出
来、全体を高速にシミュレーションすることが出来る。

〔発明の効果〕

以上説明した様に９本発明は複数（ｎ＋１個）の演算手
段と、正論理又は故障シミュレーションのためのデータ
設定、モード切換え、故障伝播判定手段を有することに
より、論理シミュレーション時にはｎ＋１個のパターン
を同時に実行出来。

故障シξニレージョン時にはｎ個の故障を同時にシミュ
レーションできるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による論理回路のシミュレー
ション装置の構成を示すブロック図、第２図は本発明の
シミュレーション装置でシミュレーションされる論理回
路の一例を示す回路図、第３図はシミュレーション実行
前のｒ−）割りつけ図、第４図は複数のテスト・ｉＪ？
ターンに対する複数のモデルの演算過程を示す図、第５
図は第２図に示された論理回路の素子入力に定義された
故障を示す図、第６図は第５図の回路を用いて、テスト
・パターン■に対するランク２の素子の入力での故障ｆ
、　ｌ　ｆ２ｔ　ｆ５をシミュレーションする例を示す
図、第７図は第５図の回路を用いて、テスト・パターン
■に対するランク３の素子の入力での故障ｆ４．ｆ５．
ｆ６をシミュレーションする例を示す図、第８図は第１
図に示されたシミュレーション装置を複数個並列接続し
た構成例を示すブロック図である。 １０〜１３・・・プライマリ−入力端子、２０〜２３．
３０〜３３．４０〜４３・・・素子（ｆ−））。 ５０．５１・・・プライマリ−出力端子、６０〜６７・
・・素子間の信号線、１００・・・レジスタファイル。 ２００．３００．４００．５００・・・演算回路。 ６００・・・レジスタファイル、７００・・・故障伝播
指示回路、７０１〜７０８・・・デート、２０００・・
・並列プロセッサ間通信網、２１００，２２００．２３
００（乙 ・・・プロｌフサ、２１１０・・・制御手段、２１２０
・・・接続手段、２１３０・・・論理シミュレーション
装置。 ２４００・・・全体制御手段。 第２図 →　ランク 第７図 −−−チ　ランク ０１００口］−

Claims (1)

【特許請求の範囲】
1. １、被模擬回路の構成素子の論理タイプ及び論理入力値
   を保持する第１の保持手段と、前記構成素子の信号線に
   故障を設定する設定手段と、前記第１の保持手段に保持
   された論理タイプ、論理入力値、前記設定手段で設定さ
   れた信号線及び故障値を入力して、正論理又は故障シミ
   ュレーションを実行する複数の演算手段と、該演算手段
   の実行結果を保持する第２の保持手段と、正論理又は故
   障シミュレーションの実行モードを切換える手段と、故
   障シミュレーションの際、故障シミュレーションの実行
   結果を入力して設定された故障が伝播したかどうかを示
   す手段とから構成される論理回路のシミュレーション装
   置。