JPH01222485A - パーミアブル・ベース・トランジスタの製造方法 - Google Patents
パーミアブル・ベース・トランジスタの製造方法Info
- Publication number
- JPH01222485A JPH01222485A JP63047440A JP4744088A JPH01222485A JP H01222485 A JPH01222485 A JP H01222485A JP 63047440 A JP63047440 A JP 63047440A JP 4744088 A JP4744088 A JP 4744088A JP H01222485 A JPH01222485 A JP H01222485A
- Authority
- JP
- Japan
- Prior art keywords
- base
- electrode
- pbt
- conductive layer
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 3
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims 4
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 13
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 229910018999 CoSi2 Inorganic materials 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- -1 Ni and Go Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は縦型トランジスタの一つであるパーミアブル・
ベース・トランジスタ（以下ＰＢＴと略称する）に係り
、特に高速動作が可能なＰＢＴに関するものである。
ベース・トランジスタ（以下ＰＢＴと略称する）に係り
、特に高速動作が可能なＰＢＴに関するものである。
ＰＢＴの構造、製造プロセスの一例がアイ・イ−・イー
・イー、インターナショナル、エレクトロン、デバイセ
ス、ミーティング、テクニカル。
・イー、インターナショナル、エレクトロン、デバイセ
ス、ミーティング、テクニカル。
ダイジェスト、第２７．３ （１９８２年）（Ｉ Ｅ
Ｆ、 Ｅ Ｉ ｎｔｅｒｎａｔ、ｊ、ｏｎａｌ Ｅｌ
ｅｃｔｒｏｎ ＤｅｖｉｃｅｓＭｅｅｊｉｎｇ、 Ｔ
ｅｃｈｎｉｃａｌ、 Ｄｉｇｅｓｔ、 Ｎｏ、２
７．３（１９８２））に示されている。
Ｆ、 Ｅ Ｉ ｎｔｅｒｎａｔ、ｊ、ｏｎａｌ Ｅｌ
ｅｃｔｒｏｎ ＤｅｖｉｃｅｓＭｅｅｊｉｎｇ、 Ｔ
ｅｃｈｎｉｃａｌ、 Ｄｉｇｅｓｔ、 Ｎｏ、２
７．３（１９８２））に示されている。
上記従来技術に示されたＰＲＴは、第２図に示すように
、そのベース６＃を含む平面とエミッタ４を含む平面と
が平行に配置されていた。
、そのベース６＃を含む平面とエミッタ４を含む平面と
が平行に配置されていた。
上記構造のＰＢＴを形成しようとする場合、電極用の金
属薄膜は、エミッタ、ベースの各電極部のみならず、エ
ツチングにより形成されたＰＢＴの活性領域（第２図に
おける凸部領域）の側面７にも堆積しうる。そうすると
第２図に示したようなベース電極６′とエミッタ電極４
が完全に隔離された形とはならず、ベース電極とエミッ
タ電極との間で短絡が起こる。
属薄膜は、エミッタ、ベースの各電極部のみならず、エ
ツチングにより形成されたＰＢＴの活性領域（第２図に
おける凸部領域）の側面７にも堆積しうる。そうすると
第２図に示したようなベース電極６′とエミッタ電極４
が完全に隔離された形とはならず、ベース電極とエミッ
タ電極との間で短絡が起こる。
これを防ぐ方法として、ベース・エミッタ形成前に予め
上記側面に５Ｌ０２等の層を形成しておく方法があるが
、このＳｉ０２層を側面に形成するとベース電極の間隔
を小さくする上で妨げとなる。
上記側面に５Ｌ０２等の層を形成しておく方法があるが
、このＳｉ０２層を側面に形成するとベース電極の間隔
を小さくする上で妨げとなる。
本発明の目的は、ベース電極、エミッタ電極間の短絡が
起こらず、かつベース電極間隔の小さいＰＲＴおよびそ
の製造方法を提供することにある。
起こらず、かつベース電極間隔の小さいＰＲＴおよびそ
の製造方法を提供することにある。
上記目的は、ＰＢＴのベース電極を、凹凸構造の凹部の
少なくとも側面部分に形成することにより達成される。
少なくとも側面部分に形成することにより達成される。
このような形のベース電極の形成法としては、ホトエツ
チング後にエミッタ電極上に残したホトレジストを加熱
流動化させることによって凹凸構造の凸部および側面の
一部をホトレジストで覆い、リフトオフにより自己整合
的に形成する。
チング後にエミッタ電極上に残したホトレジストを加熱
流動化させることによって凹凸構造の凸部および側面の
一部をホトレジストで覆い、リフトオフにより自己整合
的に形成する。
本発明のＰＢＴは、上記少なくとも側面部分に形成され
たベース電極によって特性が制御されたため、ベース電
極間隔は極めて小さくできる。また、上記プロセスは自
己整合的なプロセスを基本としているため、ＰＯＴ全体
の微細化を行なうことができる。
たベース電極によって特性が制御されたため、ベース電
極間隔は極めて小さくできる。また、上記プロセスは自
己整合的なプロセスを基本としているため、ＰＯＴ全体
の微細化を行なうことができる。
以下１本発明の一実施例を説明する。第１図は本発明の
一実施例によるＰＢＴの断面図である。
一実施例によるＰＢＴの断面図である。
また第３図は本実施例のＰＢＴの製造方法を示す工程断
面図である。第３Ｚ（Ａ）に示すように。
面図である。第３Ｚ（Ａ）に示すように。
抵抗率５Ｘ１０−”Ω・０ｍ以下のｎ型低抵抗のＳｉ基
板１上に、エピタキシャル法によ、ってｎ型、抵抗率０
．１Ω・Ｃ■、厚さ１μｍの高抵抗のＳｔ層２を成長さ
せる。このＳ ｉ ＷＪ２上にリン、ヒ素などのｎ型不
純物をイオン打ち込み法で導入し、ｎ型窩濃度ｙＰＪ３
を形成する。
板１上に、エピタキシャル法によ、ってｎ型、抵抗率０
．１Ω・Ｃ■、厚さ１μｍの高抵抗のＳｔ層２を成長さ
せる。このＳ ｉ ＷＪ２上にリン、ヒ素などのｎ型不
純物をイオン打ち込み法で導入し、ｎ型窩濃度ｙＰＪ３
を形成する。
次に、分子線エピタキシー（ＭＢＥ）法により、後にエ
ミッタ電極となるべきＮｉ、ｓｉ、、ＣｏＳｉ２などの
Ｓｉとの格子定数がほぼ一致する金属シリサイド膜４を
５０ｎｍの厚さに堆積する。この工程は、Ｎｉ、Ｇｏな
どの金属を堆積後、Ｓｉと熱反応させてＮｉ、Ｓｉ２．
ＣｏＳｉ２を形成してもよい。
ミッタ電極となるべきＮｉ、ｓｉ、、ＣｏＳｉ２などの
Ｓｉとの格子定数がほぼ一致する金属シリサイド膜４を
５０ｎｍの厚さに堆積する。この工程は、Ｎｉ、Ｇｏな
どの金属を堆積後、Ｓｉと熱反応させてＮｉ、Ｓｉ２．
ＣｏＳｉ２を形成してもよい。
ここまでの状珈を示したのが第３図（Ｂ）である。
次に、第３図（Ｃ）に示すように、ホトレジスト５をマ
スクにして、反応性イオンエツチングにより、上記金属
シリサイド膜４．高濃度層３．およびＳｉ層２を選択的
に除去して凹凸構造を形成する。次に第３図（Ｄ）に示
すように、上記ホトレジスト５を加熱流動化させて、試
料凸部表面および側面の一部をホトレジストで覆う、こ
の後に、第３図（Ｅ）に示すように、金属シリサイド膜
６および６′を先の金属シリサイド膜４と同じ方法で５
０ｎｍの厚さに堆積する。このとき金属シリサイド膜は
、ベース電極となるべき部分６（凹凸構造の凹部底面お
よび側面部分）および上記ホトレジスト５の上部６′に
堆積する。この後、トリクレンなどの有機溶剤によりホ
トレジスト５およびこの上の金属シリサイド膜６′を除
去すると、第１図に示すようなＰＢＴが完成する。
スクにして、反応性イオンエツチングにより、上記金属
シリサイド膜４．高濃度層３．およびＳｉ層２を選択的
に除去して凹凸構造を形成する。次に第３図（Ｄ）に示
すように、上記ホトレジスト５を加熱流動化させて、試
料凸部表面および側面の一部をホトレジストで覆う、こ
の後に、第３図（Ｅ）に示すように、金属シリサイド膜
６および６′を先の金属シリサイド膜４と同じ方法で５
０ｎｍの厚さに堆積する。このとき金属シリサイド膜は
、ベース電極となるべき部分６（凹凸構造の凹部底面お
よび側面部分）および上記ホトレジスト５の上部６′に
堆積する。この後、トリクレンなどの有機溶剤によりホ
トレジスト５およびこの上の金属シリサイド膜６′を除
去すると、第１図に示すようなＰＢＴが完成する。
本実施例のＰＴ３Ｔでは、ホトレジストによって凹凸構
造の凸部を覆った上でベース電極を形成するので、ベー
ス電極・エミッタｆｌ！極間の短絡が生じない。
造の凸部を覆った上でベース電極を形成するので、ベー
ス電極・エミッタｆｌ！極間の短絡が生じない。
尚、本実施例ではベース・エミッタの電極材料として、
Ｓｉ基板上に単結晶成長するＮ ｉＳ ｉ２ ＋ＣｏＳ
ｉ２を用いたが、他の金属等を用いても同様に形成する
ことができる。また、本実施例ではベース電極を四部の
底面および側面に形成したが、四部の側面のみに形成し
てもよい。
Ｓｉ基板上に単結晶成長するＮ ｉＳ ｉ２ ＋ＣｏＳ
ｉ２を用いたが、他の金属等を用いても同様に形成する
ことができる。また、本実施例ではベース電極を四部の
底面および側面に形成したが、四部の側面のみに形成し
てもよい。
本発明によれば、ベースｆｆｌ極間隔が小さいＰＢＴを
自己整合的プロセスにより、微細に形成できるため、Ｐ
ＢＴの高速化が容易に可能である。
自己整合的プロセスにより、微細に形成できるため、Ｐ
ＢＴの高速化が容易に可能である。
また、ベース電極・エミッタ電極間の短絡も生じない。
第１図は本発明の一実施例によるＰＢＴの断面図、第２
図は従来のＰＴ３Ｔの断面図、第３図は本発明の一実施
例におけるＰＢＴの製造方法を示す工程断面図である。 １・・・Ｓｉ基板、２・・・８４層、３・・・高濃度層
。 ４・・・エミッタ電極、５・・・ホトレジスト、６・・
・ベース電極。 第７０ ′ＪｌＪｚ口 ′＄３日 ／ □／ ！ Ｊ （Ａ） （Ｅ）
図は従来のＰＴ３Ｔの断面図、第３図は本発明の一実施
例におけるＰＢＴの製造方法を示す工程断面図である。 １・・・Ｓｉ基板、２・・・８４層、３・・・高濃度層
。 ４・・・エミッタ電極、５・・・ホトレジスト、６・・
・ベース電極。 第７０ ′ＪｌＪｚ口 ′＄３日 ／ □／ ！ Ｊ （Ａ） （Ｅ）
Claims (1)
- 【特許請求の範囲】 １、所定基板上に凹凸構造を形成し、その凹凸構造の凸
部にエミッタ電極、その凹部にベース電極を形成して成
るパーミアブル・ベース・トランジスタにおいて、上記
ベース電極を上記凹部の少なくとも側面に形成して成る
ことを特徴とするパーミアブル・ベース・トランジスタ
。 ２、上記エミッタ電極およびベース電極の材料がＮｉＳ
ｉ＿２またはＣｏＳｉ＿２であることを特徴とする請求
項１記載のパーミアブル・ベース・トランジスタ。 ３、所定基板上に半導体層を積層する工程、上記半導体
上に第１の導電層を形成する工程、上記第１の導電層上
に形成した所定パターンのホトレジストをマスクにして
、上記第１の導電層および上記半導体層の少なくとも一
部をエッチング除去して凹凸構造を形成する工程、上記
ホトレジストを加熱流動化させて上記凹凸構造の凸部お
よび側面の一部を覆う工程、上記凹凸構造上に第２の導
電層を形成する工程、および上記ホトレジストをその上
に形成された第２の導体層と共に除去する工程を含むこ
とを特徴とする請求項１記載のパーミアブル・ベース・
トランジスタの製造方法。 ４、上記第１および第２の導電層の材料が ＮｉＳｉ＿２またはＣｏＳｉ＿２であることを特徴とす
る請求項３記載のパーミアブル・ベース・トランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047440A JPH0716013B2 (ja) | 1988-03-02 | 1988-03-02 | パーミアブル・ベース・トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047440A JPH0716013B2 (ja) | 1988-03-02 | 1988-03-02 | パーミアブル・ベース・トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222485A true JPH01222485A (ja) | 1989-09-05 |
| JPH0716013B2 JPH0716013B2 (ja) | 1995-02-22 |
Family
ID=12775207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047440A Expired - Lifetime JPH0716013B2 (ja) | 1988-03-02 | 1988-03-02 | パーミアブル・ベース・トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716013B2 (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
| JPS62262468A (ja) * | 1986-05-02 | 1987-11-14 | ジ−・テイ−・イ−・ラボラトリ−ズ・インコ−ポレイテツド | 凹入形ゲ−ト半導体デバイスを作製する方法 |
-
1988
- 1988-03-02 JP JP63047440A patent/JPH0716013B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
| JPS62262468A (ja) * | 1986-05-02 | 1987-11-14 | ジ−・テイ−・イ−・ラボラトリ−ズ・インコ−ポレイテツド | 凹入形ゲ−ト半導体デバイスを作製する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0716013B2 (ja) | 1995-02-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPS6276555A (ja) | プレ−ナ型ヘテロ接合バイポ−ラデバイスおよびその製作方法 | |
| JPH0553299B2 (ja) | ||
| JP2606805B2 (ja) | エミツタ‐ベース複合体の製法 | |
| JPH01222485A (ja) | パーミアブル・ベース・トランジスタの製造方法 | |
| JPH03101169A (ja) | 半導体デバイス作製方法 | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP3342974B2 (ja) | 超電導ベーストランジスタおよびその製造方法 | |
| JPH07142685A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH0139225B2 (ja) | ||
| JPS5975667A (ja) | 半導体装置の製造方法 | |
| JPS63217663A (ja) | 半導体装置の製造方法 | |
| JP3338215B2 (ja) | 超電導ベーストランジスタおよびその製造方法 | |
| JPS6010642A (ja) | 半導体装置の製造方法 | |
| JPH01296667A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0571171B2 (ja) | ||
| JPS59191384A (ja) | 半導体装置の製造方法 | |
| JPS61242080A (ja) | 半導体装置の製造方法 | |
| JPH03233942A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH079913B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS61161763A (ja) | 半導体装置の製法 | |
| JPH08107115A (ja) | 半導体装置の製造方法 | |
| JPH0334235B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |