JPH0334235B2 - - Google Patents
Info
- Publication number
- JPH0334235B2 JPH0334235B2 JP62275705A JP27570587A JPH0334235B2 JP H0334235 B2 JPH0334235 B2 JP H0334235B2 JP 62275705 A JP62275705 A JP 62275705A JP 27570587 A JP27570587 A JP 27570587A JP H0334235 B2 JPH0334235 B2 JP H0334235B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- photoresist
- metal silicide
- pbt
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/012—Manufacture or treatment of static induction transistors [SIT], e.g. permeable base transistors [PBT]
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は縦型トランジスタの一つであるパーミ
アブル・ベース・トランジスタ（以下PBTと略
称する）の製造方法に係り、特にその電極を自己
整合的に形成する方法に関する。
アブル・ベース・トランジスタ（以下PBTと略
称する）の製造方法に係り、特にその電極を自己
整合的に形成する方法に関する。
［従来の技術］
PBTの製造プロセスについては、例えばア
イ・イー・イー・イー、インターナシヨナル エ
レクトロン デバイス ミーテイング、テクニカ
ルダイジエスト、（1982年）27.3第646頁から第
649頁（IEEE、InternationalElectron Devices
Meetin、Tecnical Digest（1982）27.3pp646−
649）に示されている。
イ・イー・イー・イー、インターナシヨナル エ
レクトロン デバイス ミーテイング、テクニカ
ルダイジエスト、（1982年）27.3第646頁から第
649頁（IEEE、InternationalElectron Devices
Meetin、Tecnical Digest（1982）27.3pp646−
649）に示されている。
［発明が解決しようとする問題点］
しかし上記従来技術はSiのエツチングを基本と
しているため複雑で、特にドライエツチング工程
での重金属の混入がトランジスタの劣化をもたら
すなど多くの問題があつた。また、基板の段差が
大きくなるため、PBTによる三次元大規模集積
回路を作成するには多くの困難が伴つていた。
しているため複雑で、特にドライエツチング工程
での重金属の混入がトランジスタの劣化をもたら
すなど多くの問題があつた。また、基板の段差が
大きくなるため、PBTによる三次元大規模集積
回路を作成するには多くの困難が伴つていた。
本発明の目的は、上記問題点が本質的に生じな
いPBT形成プロセスを提供することにある。
いPBT形成プロセスを提供することにある。
［問題点を解決するための手段］
上記目的は、Si上に金属パターンを形成した基
板上にネガ型ホトレジストを塗布後に試料全面に
電子線照射を行うと金表面上でより強い電子の後
方散乱が起こり、金属パターン上のホトレジスト
が感光して残るという現象を利用してPBTを形
成することにより達成される。
板上にネガ型ホトレジストを塗布後に試料全面に
電子線照射を行うと金表面上でより強い電子の後
方散乱が起こり、金属パターン上のホトレジスト
が感光して残るという現象を利用してPBTを形
成することにより達成される。
［作用］
本発明によるPBTの製造方法は下層電極表面
での電子の後方散乱とホトレジストのリフトオフ
法を利用しているため、上層電極は下層電極に対
して自己整合的に形成される。従つて、プロセス
が極めて単純であり、パターンの合わせが不必要
なため、微細なPBTが容易に得られる。また、
Siのエツチングの工程がないため、基板の段差は
下層電極の膜厚（50nm）の程度であり、平坦な
構造のPBTとなつている。このため三次元大規
模集積回路の製造方法に適している。
での電子の後方散乱とホトレジストのリフトオフ
法を利用しているため、上層電極は下層電極に対
して自己整合的に形成される。従つて、プロセス
が極めて単純であり、パターンの合わせが不必要
なため、微細なPBTが容易に得られる。また、
Siのエツチングの工程がないため、基板の段差は
下層電極の膜厚（50nm）の程度であり、平坦な
構造のPBTとなつている。このため三次元大規
模集積回路の製造方法に適している。
［実施例］
以下、本発明の一実施例を説明する。第１図は
本実施例の方法で形成されるPBTの断面図を示
したものである。第２図ないし第５図は本実施例
の工程を示す断面図である。第２図に示すよう
に、比抵抗５×10-3Ωcm以下のｎ型低抵抗Si基板
１上にエピタキシヤル法によつて比抵抗５Ωcm、
厚さ300nmのｎ型高抵抗Si層２を成長させる。次
に、分子線エピタキシー（MBE）法により
NiSi2、CoSi2などのSiとの格子定数がほぼ一致
する金属シリサイド膜を50nmの厚さに堆積する
か、またはNi、Coなどの金属を堆積後、Siと熱
反応させてNiSi2、CoSi2を形成する。その後ホ
トエツチングにより、ゲート電極（下層電極）３
を形成する。次に第３図に示すようにMBE法に
より単結晶Si４を300nmの厚さに堆積後、ネガ型
ホトレジスト５を塗布する。この試料全面に電子
線を照射すると、ゲート電極表面ではSiよりも強
い電子の後方散乱が起こるため、ゲート電極上の
ホトレジストが感光して残る。この残つたホトレ
ジスト５をマスクにしてリン、ヒ素などのｎ型不
純物をイオン打ち込み法で打ち込み、ｎ型高濃度
層６を形成する。この状態を示したのが第４図で
ある。次に第５図に示したようにNiSi2、CoSi2
などの金属シリサイドをホトレジスト５をマスク
にして堆積するか、あるいはNi、Coなどの金属
をホトレジスト５をマスクにして堆積後、Siと熱
反応させてNiSi2、CoSi2とする。その後ホトレ
ジスト５をリフトオフで除去し、高温で熱処理を
加えてシリサイドからなるソース電極（上層電
極）７の形成と高濃度層６中の不純物の活性化を
行なうことにより、第１図に示したようにソース
６、ゲート３、ドレイン２を有するPBTが形成
される。
本実施例の方法で形成されるPBTの断面図を示
したものである。第２図ないし第５図は本実施例
の工程を示す断面図である。第２図に示すよう
に、比抵抗５×10-3Ωcm以下のｎ型低抵抗Si基板
１上にエピタキシヤル法によつて比抵抗５Ωcm、
厚さ300nmのｎ型高抵抗Si層２を成長させる。次
に、分子線エピタキシー（MBE）法により
NiSi2、CoSi2などのSiとの格子定数がほぼ一致
する金属シリサイド膜を50nmの厚さに堆積する
か、またはNi、Coなどの金属を堆積後、Siと熱
反応させてNiSi2、CoSi2を形成する。その後ホ
トエツチングにより、ゲート電極（下層電極）３
を形成する。次に第３図に示すようにMBE法に
より単結晶Si４を300nmの厚さに堆積後、ネガ型
ホトレジスト５を塗布する。この試料全面に電子
線を照射すると、ゲート電極表面ではSiよりも強
い電子の後方散乱が起こるため、ゲート電極上の
ホトレジストが感光して残る。この残つたホトレ
ジスト５をマスクにしてリン、ヒ素などのｎ型不
純物をイオン打ち込み法で打ち込み、ｎ型高濃度
層６を形成する。この状態を示したのが第４図で
ある。次に第５図に示したようにNiSi2、CoSi2
などの金属シリサイドをホトレジスト５をマスク
にして堆積するか、あるいはNi、Coなどの金属
をホトレジスト５をマスクにして堆積後、Siと熱
反応させてNiSi2、CoSi2とする。その後ホトレ
ジスト５をリフトオフで除去し、高温で熱処理を
加えてシリサイドからなるソース電極（上層電
極）７の形成と高濃度層６中の不純物の活性化を
行なうことにより、第１図に示したようにソース
６、ゲート３、ドレイン２を有するPBTが形成
される。
［発明の効果］
本発明によれば、Siをエツチングする工程がな
いために、重金属の混入のおそれがなく、トラン
ジスタの劣化をきたすことがない。また段差の小
さいPBTの電極を自己整合的に形成できるため、
大規模集積回路を高集積、高速化することが容易
である。
いために、重金属の混入のおそれがなく、トラン
ジスタの劣化をきたすことがない。また段差の小
さいPBTの電極を自己整合的に形成できるため、
大規模集積回路を高集積、高速化することが容易
である。
第１図は本発明の一実施例の方法によつて形成
されるPBTの断面図、第２図ないし第５図は本
発明の一実施例の方法におけるPBTの製造工程
を示す断面図である。 １……Si基板、２……Siエピタキシヤル層、３
……ゲート電極（下層電極）、４……Siエピタキ
シヤル層、５……ホトレジスト、６……ｎ型高濃
度層、７……ソース電極（上層電極）。
されるPBTの断面図、第２図ないし第５図は本
発明の一実施例の方法におけるPBTの製造工程
を示す断面図である。 １……Si基板、２……Siエピタキシヤル層、３
……ゲート電極（下層電極）、４……Siエピタキ
シヤル層、５……ホトレジスト、６……ｎ型高濃
度層、７……ソース電極（上層電極）。
Claims (1)
- 【特許請求の範囲】 １ シリコン基板上に金属シリサイドからなる第
１の電極を形成する工程、分子線エピタキシー法
により単結晶シリコンを上記基板および上記第１
の電極上に成長させる工程、上記単結晶シリコン
上にネガ型ホトレジスト塗布する工程、上記ホト
レジストの全面に電子線を照射して上記第１の電
極表面からの後方散乱をより強く起こさせること
により上記第１の電極上のホトレジストを感光さ
せ選択的にこれを残す工程、上記ホストジストを
マスクにしてｎ型不純物をイオン打ち込みする工
程、上記ホトレジストをマスクにして金属シリサ
イドからなる第２の電極を形成する工程、上記ホ
トレジストを除去する工程、上記第２の電極を熱
処理する工程を含むパーミアブル・ベース・トラ
ンジスタの製造方法。 ２ 特許請求の範囲第１項において、上記金属シ
リサイドがニツケルシリサイドまたはコバルトシ
リサイドであることを特徴とするパーミアブル・
ベース・トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275705A JPH01120074A (ja) | 1987-11-02 | 1987-11-02 | パーミアブル・ベース・トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275705A JPH01120074A (ja) | 1987-11-02 | 1987-11-02 | パーミアブル・ベース・トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120074A JPH01120074A (ja) | 1989-05-12 |
| JPH0334235B2 true JPH0334235B2 (ja) | 1991-05-21 |
Family
ID=17559217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275705A Granted JPH01120074A (ja) | 1987-11-02 | 1987-11-02 | パーミアブル・ベース・トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120074A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4311388B4 (de) * | 1993-04-07 | 2005-07-28 | Forschungszentrum Jülich GmbH | Schichtsystem mit elektrisch aktivierbarer Schicht |
-
1987
- 1987-11-02 JP JP62275705A patent/JPH01120074A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01120074A (ja) | 1989-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4222164A (en) | Method of fabrication of self-aligned metal-semiconductor field effect transistors | |
| JPS6038877B2 (ja) | 半導体装置の製法 | |
| JPH0787195B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH03129818A (ja) | 半導体装置の製造方法 | |
| JPH0334235B2 (ja) | ||
| JPS61156858A (ja) | 相補型ｍｏｓ電界効果トランジスタの製造方法 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JP2541260B2 (ja) | 半導体装置の製法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPH0645598A (ja) | 半導体装置及びその製造方法 | |
| JP2545924B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JP3088329B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08264724A (ja) | 半導体装置およびその製造方法 | |
| JP3084089B2 (ja) | 半導体装置用基板及びその製造方法 | |
| JPS6169176A (ja) | 半導体装置の製造方法 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPH0265128A (ja) | 半導体装置の製造方法 | |
| JPH0716013B2 (ja) | パーミアブル・ベース・トランジスタの製造方法 | |
| JPH0567623A (ja) | 半導体装置の製造方法 | |
| JPS5826177B2 (ja) | 半導体装置の製造方法 | |
| JPH08195487A (ja) | 表面トンネルトランジスタの製造方法 | |
| JPS6149469A (ja) | 半導体装置の製造方法 | |
| JPH02291120A (ja) | ＧａＡｓ電界郊果トランジスタの製法 | |
| JPS58103170A (ja) | 半導体装置の製造方法 | |
| JPH0385731A (ja) | バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |