JPH0716013B2 - パーミアブル・ベース・トランジスタの製造方法 - Google Patents
パーミアブル・ベース・トランジスタの製造方法Info
- Publication number
- JPH0716013B2 JPH0716013B2 JP63047440A JP4744088A JPH0716013B2 JP H0716013 B2 JPH0716013 B2 JP H0716013B2 JP 63047440 A JP63047440 A JP 63047440A JP 4744088 A JP4744088 A JP 4744088A JP H0716013 B2 JPH0716013 B2 JP H0716013B2
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- metal silicide
- pbt
- silicide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は縦型トランジスタの一つであるパーミアブル・
ベース・トランジスタ（以下PBTと略称する）に係り、
特に高速動作が可能なPBTに関するものである。
ベース・トランジスタ（以下PBTと略称する）に係り、
特に高速動作が可能なPBTに関するものである。
PBTの構造、製造プロセスの一例がアイ・イー・イー・
イー，インターナショナル，エレクトロン，デバイセ
ス，ミーティング，テクニカル，ダイジェスト，第27.3
（1982年） （IEEE International Electron Devices Meeting.Tech
nical Digest No.27.3（1982））に示されている。
イー，インターナショナル，エレクトロン，デバイセ
ス，ミーティング，テクニカル，ダイジェスト，第27.3
（1982年） （IEEE International Electron Devices Meeting.Tech
nical Digest No.27.3（1982））に示されている。
上記従来技術に示されたPBTは、第２図に示すように、
そのベース６″を含む平面とエミッタ４を含む平面とが
平行に配置されていた。
そのベース６″を含む平面とエミッタ４を含む平面とが
平行に配置されていた。
上記構造のPBTを形成しようとする場合、電極用の金属
薄膜は、エミッタ，ベースの各電極部のみならず、エッ
チングにより形成されたPBTの活性領域（第２図におけ
る凸部領域）の側面７にも堆積しうる。そうすると第２
図に示したようなベース電極６″とエミッタ電極４が完
全に隔離された形とはならず、ベース電極とエミッタ電
極との間で短絡が起こる。
薄膜は、エミッタ，ベースの各電極部のみならず、エッ
チングにより形成されたPBTの活性領域（第２図におけ
る凸部領域）の側面７にも堆積しうる。そうすると第２
図に示したようなベース電極６″とエミッタ電極４が完
全に隔離された形とはならず、ベース電極とエミッタ電
極との間で短絡が起こる。
これを防ぐ方法として、ベース・エミッタ形成前に予め
上記側面にSiO2等の層を形成しておく方法があるが、こ
のSiO2層を側面に形成するとベース電極の間隔を小さく
する上で妨げとなる。
上記側面にSiO2等の層を形成しておく方法があるが、こ
のSiO2層を側面に形成するとベース電極の間隔を小さく
する上で妨げとなる。
本発明の目的は、ベース電極，エミッタ電極間の短絡が
起こらず、かつベース電極間隔の小さいPBTの製造方法
を提供することにある。
起こらず、かつベース電極間隔の小さいPBTの製造方法
を提供することにある。
上記目的は、PBTのベース電極を、凹凸構造の凹部の少
なくとも側面部分に形成することにより達成される。こ
のような形のベース電極の形成法としては、ホトエッチ
ング後にエミッタ電極上に残したホトレジストを加熱流
動化させることによって凹凸構造の凸部および側面の一
部をホトレジストで覆い、リフトオフにより自己整合的
に形成する。
なくとも側面部分に形成することにより達成される。こ
のような形のベース電極の形成法としては、ホトエッチ
ング後にエミッタ電極上に残したホトレジストを加熱流
動化させることによって凹凸構造の凸部および側面の一
部をホトレジストで覆い、リフトオフにより自己整合的
に形成する。
本発明のPBTは、上記少なくとも側面部分に形成された
ベース電極によって特性が制御されたため、ベース電極
間隔は極めて小さくできる。また、上記プロセスは自己
整合的なプロセスを基本としているため、PBT全体の微
細化を行なうことができる。
ベース電極によって特性が制御されたため、ベース電極
間隔は極めて小さくできる。また、上記プロセスは自己
整合的なプロセスを基本としているため、PBT全体の微
細化を行なうことができる。
以下、本発明の一実施例を説明する。第１図は本発明の
一実施例によるPBTの断面図である。また第３図は本実
施例のPBTの製造方法を示す工程断面図である。第３図
（Ａ）に示すように、抵抗率５×10-3Ω・cm以下のｎ型
低抵抗のSi基板１上に、エピタキシャル法によってｎ
型、抵抗率0.1Ω・cm、厚さ１μｍの高抵抗のSi層２を
成長させる。このSi層２上にリン，ヒ素などのｎ型不純
物をイオン打ち込み法で導入し、ｎ型高濃度層３を形成
する。
一実施例によるPBTの断面図である。また第３図は本実
施例のPBTの製造方法を示す工程断面図である。第３図
（Ａ）に示すように、抵抗率５×10-3Ω・cm以下のｎ型
低抵抗のSi基板１上に、エピタキシャル法によってｎ
型、抵抗率0.1Ω・cm、厚さ１μｍの高抵抗のSi層２を
成長させる。このSi層２上にリン，ヒ素などのｎ型不純
物をイオン打ち込み法で導入し、ｎ型高濃度層３を形成
する。
次に、分子線エピタキシー（MBE）法により、後にエミ
ッタ電極となるべきNiSi2，CoSi2などのSiとの格子定数
がほぼ一致する金属シリサイド膜４を50nmの厚さに堆積
する。この工程は、Ni,Coなどの金属を堆積後、Siと熱
反応させてNiSi2，CoSi2を形成してもよい。ここまでの
状態を示したのが第３図（Ｂ）である。次に、第３図
（Ｃ）に示すように、ホトレジスト５をマスクにして、
反応性イオンエッチングにより、上記金属シリサイド膜
４、高濃度層３、およびSi層２を選択的に除去して凹凸
構造を形成する。次に第３図（Ｄ）に示すように、上記
ホトレジスト５を加熱流動化させて、試料凸部表面およ
び側面の一部をホトレジストで覆う。この後に、第３図
（Ｅ）に示すように、金属シリサイド膜６および６′を
先の金属シリサイド膜４と同じ方法で50nmの厚さに堆積
する。このとき金属シリサイド膜は、ベース電極となる
べき部分６（凹凸構造の凹部底面および側面部分）およ
び上記ホトレジスト５の上部６′に堆積する。この後、
トリクレンなどの有機溶剤によりホトレジスト５および
この上の金属シリサイド膜６′を除去すると、第１図に
示すようなPBTが完成する。
ッタ電極となるべきNiSi2，CoSi2などのSiとの格子定数
がほぼ一致する金属シリサイド膜４を50nmの厚さに堆積
する。この工程は、Ni,Coなどの金属を堆積後、Siと熱
反応させてNiSi2，CoSi2を形成してもよい。ここまでの
状態を示したのが第３図（Ｂ）である。次に、第３図
（Ｃ）に示すように、ホトレジスト５をマスクにして、
反応性イオンエッチングにより、上記金属シリサイド膜
４、高濃度層３、およびSi層２を選択的に除去して凹凸
構造を形成する。次に第３図（Ｄ）に示すように、上記
ホトレジスト５を加熱流動化させて、試料凸部表面およ
び側面の一部をホトレジストで覆う。この後に、第３図
（Ｅ）に示すように、金属シリサイド膜６および６′を
先の金属シリサイド膜４と同じ方法で50nmの厚さに堆積
する。このとき金属シリサイド膜は、ベース電極となる
べき部分６（凹凸構造の凹部底面および側面部分）およ
び上記ホトレジスト５の上部６′に堆積する。この後、
トリクレンなどの有機溶剤によりホトレジスト５および
この上の金属シリサイド膜６′を除去すると、第１図に
示すようなPBTが完成する。
本実施例のPBTでは、ホトレジストによって凹凸構造の
凸部を覆った上でベース電極を形成するので、ベース電
極・エミッタ電極間の短絡が生じない。
凸部を覆った上でベース電極を形成するので、ベース電
極・エミッタ電極間の短絡が生じない。
尚、本実施例ではベース・エミッタの電極材料として、
Si基板上に単結晶成長するNiSi2，CoSi2を用いたが、他
の金属等を用いても同様に形成することができる。ま
た、本実施例ではベース電極を凹部の底面および側面に
形成したが、凹部の側面のみに形成してもよい。
Si基板上に単結晶成長するNiSi2，CoSi2を用いたが、他
の金属等を用いても同様に形成することができる。ま
た、本実施例ではベース電極を凹部の底面および側面に
形成したが、凹部の側面のみに形成してもよい。
本発明によれば、ベース電極間隔が小さいPBTを自己整
合的プロセスにより微細に形成できるため、PBTの高速
化が容易に可能である。また、ベース電極・エミッタ電
極間の短絡も生じない。
合的プロセスにより微細に形成できるため、PBTの高速
化が容易に可能である。また、ベース電極・エミッタ電
極間の短絡も生じない。
第１図は本発明の一実施例によるPBTの断面図、第２図
は従来のPBTの断面図、第３図は本発明の一実施例にお
けるPBTの製造方法を示す工程断面図である。 １…Si基板、２…Si層、３…高濃度層、４…エミッタ電
極、５…ホトレジスト、６…ベース電極。
は従来のPBTの断面図、第３図は本発明の一実施例にお
けるPBTの製造方法を示す工程断面図である。 １…Si基板、２…Si層、３…高濃度層、４…エミッタ電
極、５…ホトレジスト、６…ベース電極。
Claims (1)
- 【請求項１】所定の基板上に半導体層を積層する工程、 上記半導体層上に第１の導電型を有する高濃度層を積層
する工程、 上記高濃度層上に第１の金属シリサイド膜を積層する工
程、 上記第１の金属シリサイド膜上に所定パターンのホトレ
ジストをマスクにし上記第１の金属シリサイド膜、上記
高濃度層および上記半導体層を選択的に除去し凹凸構造
を形成する工程、 上記ホトレジストを加熱流動化させて上記凹凸構造の凸
部および側面の一部を覆う工程、 上記ホトレジスト上および上記凹部に第２の金属シリサ
イド膜を堆積する工程、 上記ホトレジストおよび上記ホトレジスト上の第２の金
属シリサイドを除去する工程、を有することを特徴とす
るパーミアブル・ベース・トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047440A JPH0716013B2 (ja) | 1988-03-02 | 1988-03-02 | パーミアブル・ベース・トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63047440A JPH0716013B2 (ja) | 1988-03-02 | 1988-03-02 | パーミアブル・ベース・トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01222485A JPH01222485A (ja) | 1989-09-05 |
| JPH0716013B2 true JPH0716013B2 (ja) | 1995-02-22 |
Family
ID=12775207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63047440A Expired - Lifetime JPH0716013B2 (ja) | 1988-03-02 | 1988-03-02 | パーミアブル・ベース・トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0716013B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
| US4713358A (en) * | 1986-05-02 | 1987-12-15 | Gte Laboratories Incorporated | Method of fabricating recessed gate static induction transistors |
-
1988
- 1988-03-02 JP JP63047440A patent/JPH0716013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01222485A (ja) | 1989-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0571173B2 (ja) | ||
| JP3137661B2 (ja) | ヘテロバイポーラトランジスタの製造方法 | |
| JP2606805B2 (ja) | エミツタ‐ベース複合体の製法 | |
| JPH0716013B2 (ja) | パーミアブル・ベース・トランジスタの製造方法 | |
| US5252500A (en) | Method of fabricating a semiconductor device | |
| JP2921859B2 (ja) | 半導体集積回路 | |
| JP2522280B2 (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP3210354B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JP2765208B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JP2522378B2 (ja) | バイポ―ラトランジスタ及びその製造方法 | |
| JP3063122B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0563012B2 (ja) | ||
| JP2541230B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS58132964A (ja) | 半導体装置の製造方法 | |
| JPH0334235B2 (ja) | ||
| JPH0571171B2 (ja) | ||
| JPH07142685A (ja) | 半導体集積回路装置とその製造方法 | |
| JP3109579B2 (ja) | 半導体装置の製造方法 | |
| JPH08107115A (ja) | 半導体装置の製造方法 | |
| JPH02110939A (ja) | プレーナ型ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS63107066A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPS63245958A (ja) | ヘテロ接合型バイポ−ラトランジスタ | |
| JPH01150366A (ja) | 半導体装置の製造方法 | |
| JPH0620074B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |