JPH01223577A - Ｃｔ画像再構成装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えばＸ線ＣＴスキャナ等より収集された逆
投影による画像データに基づきＣＴ両画像再構成するＣ
Ｔ画像再構成装置に関する。

（従来の技術） 従来のＣＴ画像再構成装置の主要部の構成を第４図（ａ
）に示す。

同図（ａ）においてＣＴ画像再構成装置の主要部は、デ
ータレジスタ３を介して取り込まれた各ピクセル毎の逆
投影データをそれぞれアドレスに対応させて記憶する画
像メモリ１と、この画像メモリ１に記憶されている画像
データが読み出向れた際、この読み出された画像データ
と前記取り込まれた画像データとを加算する加算器２と
を備えている。

このような構成からなる従来のＣＴ画像再構成装置では
、同図（ｂ）に示すように画像メモリ１からの画像デー
タの読み出し処理５．加算器２による加算処理６２画画
像モリ１への書き込み処理７を直列的に処理していた。

ここで説明の便宜のために、前記読み出し処理５、加算
処理６．書き込み処理７の処理に要する時間をそれぞれ
ｔｌとすると、いずれか１つのピクセルｎ当りの処理時
間は、それぞれの合計時間で必る３ｉ１の時間を要する
ことになる。

（発明が解決しようとする課題） すなわち、上ｊボした構成を備えた従来のＣＴ画像再構
成装置では、１つのピクセル毎に前記３つの処理を、順
次１つの処理の終了を侍って次の処理を行うようにして
いたために、処理速度を向上させたいという要請がある
にも拘らず解決することができなかった。

これに対して各画像メモリ、加算器２図示しない制御部
等を高速に処理できるものを用いれば上記問題点は解決
できるが、このような高速に処理可能な各素子は高価て
あり、コストの高騰をもたらすという欠点があった。

そこで本発明は低コストであってしかも画像データの再
構成に要する時間を短縮できるＣＴ画像再溝成装置の提
供を目的とする。

［発明の構成］ （課題を解決するための手段） 上記目的を達成するための本発明の構成は、前述したＣ
Ｔ画像再構成装置において、ほぼ同一時間内に、異なる
ピクセルに対応する各アドレスに対して前記画像データ
の書き込み、読み出し及び加算処理を前記記憶手段及び
加算手段にそれぞれ分担させて実行制御する制御手段を
設けたものとしている。

（作　用） 上記構成を備えた本発明の作用は、相補的に書き込み、
読み出し可能な記憶手段の特定のピクセルに対応するア
ドレスに・記″ｎされている両縁データを読み出す処理
と、このピクセルと異なる他のピクセルに対応する画像
データに新たな画像データを加算する処理と、上記２つ
のピクセルとは異なるピクセルの画像データを記′旧手
段に記′臣する処理とをほぼ同一時間内に行うようにし
ている。

このため、従来と同様の処理を行う場合に比較して著し
く処理時間を短縮することができる。

（実施例） 以下、本発明のＣＴ画像再構成装置について図面を参照
して詳細に説明する。

第１図は一実施例としてのＣＴ画像再構成装置の構成を
示すブロック図である。

同図に示すＣＴ画像再構成装置は、例えばＸ線ＣＴスキ
ャン等により収集され、逆投影に供される画像データ（
以下、単に画像データという）を−時的に記憶するデー
タレジスタ１２と、画像記憶メモリ９から読み出された
該画像データを一時的に記憶するデータレジスタ１８と
、このデータレジスタ１８から送出される画像データと
データレジスタ１２から送出される画像データとを加算
する加律器１３と、この加算された画像データを一時的
に記憶するデータレジスタ１４と、このデータレジスタ
１４から送出される画像データを記・臣する例えばＲＡ
Ｍ等からなる画像記憶メモリ８が接続配置されている。

一方、画像記憶メモリ９側には前記画像記憶メモリ８か
ら読み出された画像データを一時的に記憶するデータレ
ジスタ１７と、この後段側にはデータレジスタ１７から
送出される画像データと前記データレジスタ１２から送
出される画像データとを加算する加算器１６と、この加
算された画像データを一時的に記憶するデータレジスタ
１５と、このデータレジスタ１５から送出される画像デ
ータを記憶する画像記憶メモリ９が接続配置されている
。尚、本実施例では加算器１３と加算器１６とにより、
画像記憶メモリ８，９から読み出された各ピクセル毎の
画像データに対し、当該ピクセルに対応して順次取り込
まれる画像データを累積加算する加算手段としている。

前記画像記憶メモリ８２画像記憶メモリ９には各ピクセ
ル毎に対応する逆投影アドレスデータ（以下、単にアド
レスデータという）を−時的に記憶するアドレス用レジ
スタ２０．２１と、このアドレス用レジスタ２０．２１
から送出されるアドレスデータに基づき各ピクセル毎の
アドレスを選択するアドレスセレクタ１０．ｉｌとが接
続されている。

前記アドレスセレクタ１０．１１、画像記憶メモリ８２
画像記憶メモリ９には書き込み制御信号を伝達する制御
バス２４が接続されている。また、このうち画像記憶メ
モリ８は画像メモリ９に入力される書き込み制御信号を
反転させるインバータ１９を介している。従って、制御
バス２４を介して後述する制御部から書き込み制御信号
が送出された際には、例えば画像記憶メモリ８が書き込
み状態の時には画像記憶メモリ９は読み出し状態となる
ようにしている。そして、この書き込み状態。

読み出し状態は前記書き込み制御信号の送出毎に交互に
変化する。このようにして、本実施例では画像記憶メモ
リ８ど画像記憶メモリ９とにより相補的に書き込み、読
み出し可能な記憶手段を構成させている。

ところで、前記データレジスタ１２は２つのデータレジ
スタ１２ａ、１２ｂとから構成されている。すなわち、
順次取り込まれる画像データのうち相前後する２つの画
像データを一時的に記憶できるようにしている。また、
前記アドレス用レジスタ２１は３つのアドレス用レジス
タ２１ａ。

２１ｂ、２１ｃからなり、順次取り込まれるアドレスデ
ータのうち連続する３つのアドレスデータを一時的に記
憶できるようにしている。

以上説明した各素子は、本装置全体の制御中枢となるＣ
ＰＵ等を含んで構成される制御部２５により、図示しな
いクロックジェネレータからのクロックパルスＣＰに塁
づき同期して制御される。

また、本実施例において制御部２５は、前記制御中枢と
しての機能の他に、ほぼ同一時間内に異なるピクセルに
対応する各アドレスに対して前記画像データの出き込み
、読み出し及び加算処理を前記記憶手段２２及び前記加
算手段２３にそれぞれ分担させて実行ｔ制御する制御手
段としての機能を備えている。

以上のように構成された本装置の作用、効果について第
２図（ａ）、（ｂ）及び第３図（ａ）。

（ｂ＞を参照して説明する。尚、ここでは３つの異なる
ピクセルに対応するアドレスについて、画像データを書
き込み、読み出し、加算処理を行う場合を想定し、また
、制御部２５がらの書き込み制御信号により図示画像記
憶メモリ８は書き込み状態、画像記憶メモリ９は読み出
し状態にあるとする。

また、この場合にアドレスレジスタ２１ｃにはアドレス
ｎ−２，アドレスレジスタ２１ｂにはアドレスｎ−１，
アドレスレジスタ２１ａにはアドレスｎがそれぞれセッ
トされ、アドレスレジスタ２０にはアドレスｎがセット
されると、書き込み状態にある画像記憶メモリ８のアド
レスはアドレスセレクタ１０によりｎ−２にセットされ
、読み出し状態におる画像記憶メモリ９のアドレスはｎ
にセットされているものとする。

このような状態においては、前回のタイミング信号によ
りデータレジスタ１４には一時的にアドレスｎ−２に対
応する画像データが記憶されていることになる。従って
、タイミング信号の送出により該画像データは画像記憶
メモリ８に古き込まれる。またこの書き込み処理と同時
に、このデータレジスタ１４の前段に配置されている加
算器１３ではアドレスｎ−１に書き込まれる画像データ
が加算され、データレジスタ１８には画像記憶メモリ９
からアドレスｎの画像データが読み出されて一時的に記
憶される。さらに、加算器１３の前段側に配置されたデ
ータレジスタ１２ｂにはそれまでデータレジスタ１２ａ
に記憶されていたアドレスｎに対応する画像データが送
出されて記憶され、データレジスタ１２ａには新たに取
り込まれたアドレスｎ＋１に対応する画像データが記憶
される。他方、データレジスタ１７にはデータレジスタ
１４から送出されたアドレスｎ−２に対応する画像デー
タが記憶され、加算器１６ではそれまでデータレジスタ
１２ｂに記′ｎされていたアドレスｎ−１に対応する画
像データとデータレジスタ１７に記憶されていた同アド
レスに対応する画像データとが加算される。尚、データ
レジスタ１５にはアドレスｎに対応する画像データが記
憶されているが、画像記憶メモリ９は書き込み禁山伏態
となっているので該記憶画像データは書き込まれない。

この処理状態は第２図（ａ）のように表される。

すなわち、画像記憶メモリ８には、画像記憶メモリ９か
ら読み出されたアドレスｎ−２に対応する加算前の画像
データに、新たに加算処理されるべく取り込まれた同ア
ドレスの画像データを加算処理した後の画像データが出
き込み処理（２８で示す）され、同時に画像記憶メモリ
９からはアドレスｎに対応する画像データが読み出し処
理（２６で示す）され、同時に加算器１３ではアドレス
ｎ−１に対応する画像データが加算処理（２７で示す）
されるのである。

ところで、上記各処理直後のアドレスレジスタの記憶内
容に着目すると、アドレスレジスタ２１Ｃには前段のア
ドレスレジスタ２１ｂから送出されるアドレスｎ−１，
アドレスレジスタ２１ｂには同様にアドレスｎ、アドレ
スレジスタ２１ａにはアドレスｎ＋１がそれぞれセット
され、他方、アドレスレジスタ２０はアドレスｎ＋１が
セットされる。

このような状態で次のタイミング信号が送出されると次
のようになる。

タイミング信号により書き込み状態にある画像記憶メモ
リ８のアドレスはアドレスセレクタ１０によりｎ−１に
セットされ、読み出し状態にある画像記憶メモリ９のア
ドレスはｎ＋１にセットされる。

まず、データレジスタ１４には前回のタイミング信号に
より加算器１３で加律されたアドレスｎ−１に対応する
画像データが記憶されているので、今回のタイミング信
号により該画像データは画像記憶メモリ８に書き込まれ
る。またこの書き込み処理と同時に、このデータレジス
タ１４の前段に配置されている加算器１３ではアドレス
ｎに書き込まれる画像データが加算され、ざらにデータ
レジスタ１８には画像記憶メモリ９からアドレスｎ＋１
の画像データが読み出されて一時的に記憶される。さら
に、加算器１３の前段側に配置されたデータレジスタ１
２ｂにはそれまでデータアドレス１２ａに記゛阻されて
いたアドレスｎ＋１に対応する画像データが送出されて
記憶され、データレジスタ１２ａには新たに取り込まれ
たアドレスｎ＋２に対応する画像データが記憶される。

他方、データレジスタ１７にはデータレジスタ１４から
送出されたアドレスｎ−１に対応する画像データが記憶
され、同時に加算器１６ではそれまでデータレジスタ１
２ｂに記憶されていたアドレスｎに対応する画像データ
とデータレジスタ１７に記憶されていた同アドレスに対
応する画像データとが加算される。尚、データレジスタ
１５にはアドレスｎ＋１に対応する画像データが記憶さ
れているが、画像記憶メモリ９は書き込み禁止状態とな
っているので該記憶画像データは書き込まれない。

この処理状態は前述と同様に第２図（ａ）のように表さ
れる。すなわら、画像記憶メモリ８には、画像記憶メモ
リ９から読み出されたアドレスｎ　−１に対応する加算
前の画像データに、新たに加算処理されるべく取り込ま
れた同アドレスの画像データを加算処理した後の画像デ
ータが書き込み処理（３１で示す）され、同時に画像記
憶メモリ９からはアドレスｎ＋’ｌに対応する画像デー
タが読み出し処理（２９で示す）され、同時に加算器１
３ではアドレスｎに対応する画像データが加算処理（３
０で示す）されるのである。すなわち、ほぼ同一の時間
内に異なる３つの処理を実行するようにしている。

ところで以上詳述した各処理が１プロジ工クシヨン分終
了したら次のプロジェクション分の処理となる。例えば
上述した処理が第３図（ａ）に示すＰ番目のプロジェク
ションデータでめったなら、次は同図（ｂ＞に示すＰ＋
１番目のプロジェクションデータの処理となる。

この場合には前記画像記憶メモリ８と画像記憶メモリ９
の読み出し、書き込み状態がそれぞれ逆の状態となる。

このようにして、前回までに加算された各ピクセル毎の
画像データを画像記憶メモリ８から読み出し、これに新
たに取り込まれた画像データを加算して、今度は画像記
憶メモリ９に書き込むのである。そして、このような処
理を所定回数分繰返して全部の画像データについて行い
終了する。

以上詳述した一実施例装置によれば、第２図（ｂ）に３
５で示す１ピクセル当りに要した処理時間３ｔ１に比較
して、本実施例では３６で示すように１１の処理時間で
、すなわち処理全体としてほぼ１／３の処理時間で１ピ
クセル当りの処理を行うことができるようになる。また
、この場合にも高価な高速処理用素子を用いる必要もな
いのでコストの高騰をもたらすことがない。

尚、本発明は図示又は説明した前記一実施例に限定され
るものではなく、その要旨の範囲内で様々に変形実施が
可能である。

例えば前述した一実施例では３つの処理をほぼ同時に同
一の時間内で実行するものを示したが、４以上の複数の
処理を同時に実行させるようにしてもよい。この場合に
も前記実施例と同様の効果を得ることができる。

［発明の効果コ 以上詳述したような本発明によれば、低コストで必って
しかも画像データの再構成に要する時間を短縮できるＣ
Ｔ画保再構成装置の提供ができる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのＣＴ画像再構成装置
の構成を示すブロック図、第２図（ａ）は本発明におけ
る処理動作を示す動作説明図、第２図（ｂ）は同図（ａ
）の処理動作の際の処理所要時間と従来の処理所要時間
との比較説明図、第３図（ａ）、（ｂ＞は画像記憶メモ
リの出き込み。 読み出しの状態とプロジェクションデータとの関係を示
す説明図、第４図（ａ）は従来のＣＴ画像再椙成装置の
主要部の構成を示すブロック図、同図（ｂ）はその処理
動作を示す動作説明図でおる。 ２２・・・記憶手段、 ２３・・・加算手段、 ２５・・・制御手段。

Claims (1)

【特許請求の範囲】
1. 各ピクセル毎に逆投影される画像データを対応するアド
   レスに相補的に書き込み、読み出し可能な記憶手段と、
   前記アドレスから読み出された各ピクセル毎の画像デー
   タに対し、当該ピクセルに対応して順次取り込まれる前
   記画像データを累積加算する加算手段とを有してＣＴ画
   像を再構成するＣＴ画像再構成装置において、ほぼ同一
   時間内に、異なるピクセルに対応する各アドレスに対し
   て前記画像データの書き込み、読み出し及び加算処理を
   前記記憶手段及び加算手段にそれぞれ分担させて実行制
   御する制御手段を設けたことを特徴とするＣＴ画像再構
   成装置。