JPH01223749A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01223749A JPH01223749A JP5005588A JP5005588A JPH01223749A JP H01223749 A JPH01223749 A JP H01223749A JP 5005588 A JP5005588 A JP 5005588A JP 5005588 A JP5005588 A JP 5005588A JP H01223749 A JPH01223749 A JP H01223749A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- layer interconnection
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000011229 interlayer Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 9
- 229920001721 polyimide Polymers 0.000 claims abstract description 8
- 239000009719 polyimide resin Substances 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 3
- 238000001312 dry etching Methods 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000001039 wet etching Methods 0.000 abstract description 2
- 230000002265 prevention Effects 0.000 abstract 1
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発明は半導体装置の製造方法に関し、特に層間絶縁膜
の平担化方法に関する。
の平担化方法に関する。
従来、２層以上の配？ａを有する半導体装置の製造工程
において、ｆｒＭ間絶間膜縁膜面を平担化する方法とし
ては、例えば第２図（ａ）に示すように１層間絶縁膜と
してＰＳＪ−４Ａｔ−下層配線３上に形成したのち、第
２図（ｂ）に示すように１０００℃以上の熱処理によっ
て塑性流動ぢせてＰＳＧ膜を平担化させたのちこの上に
上Ｎ配−７を形成する、いＶゆるガラス７０−法、また
は、オルガノ７２ン等の有機系物質１１Ｂして焼結する
いわゆる塗布法がめる。
において、ｆｒＭ間絶間膜縁膜面を平担化する方法とし
ては、例えば第２図（ａ）に示すように１層間絶縁膜と
してＰＳＪ−４Ａｔ−下層配線３上に形成したのち、第
２図（ｂ）に示すように１０００℃以上の熱処理によっ
て塑性流動ぢせてＰＳＧ膜を平担化させたのちこの上に
上Ｎ配−７を形成する、いＶゆるガラス７０−法、また
は、オルガノ７２ン等の有機系物質１１Ｂして焼結する
いわゆる塗布法がめる。
成された層間Ｐ、縁膜の凸部を確実に平担化することが
できないため、層間絶縁膜上に上場配？／ｉＡｔ形成し
た場合、段差が急峻とな）、上層配線に断朦が生じ、製
品の歩留シ及び信頼性ｔ−低下させるという欠点があっ
た。
できないため、層間絶縁膜上に上場配？／ｉＡｔ形成し
た場合、段差が急峻とな）、上層配線に断朦が生じ、製
品の歩留シ及び信頼性ｔ−低下させるという欠点があっ
た。
本発明の目的は、層間絶縁膜を平担化して上層配線の断
謙をなくし、歩留シ及び信頼性の向上した半導体装置の
製造方法全提供することにある。
謙をなくし、歩留シ及び信頼性の向上した半導体装置の
製造方法全提供することにある。
本発明の半導体装置の製造方法は、半導体基板上に設け
られた絶縁膜上に配縁を形成する工程と、゛前記配線表
面を含む全面に層間絶縁膜を形成する工程と、＠記配縁
上に形成された眉間絶縁膜の凸部を除去し表面を平担化
する工程と、平担化された層間絶縁膜表面を含む全面に
ポリイミド衝脂膜七形成する工程とを含んで構成される
。
られた絶縁膜上に配縁を形成する工程と、゛前記配線表
面を含む全面に層間絶縁膜を形成する工程と、＠記配縁
上に形成された眉間絶縁膜の凸部を除去し表面を平担化
する工程と、平担化された層間絶縁膜表面を含む全面に
ポリイミド衝脂膜七形成する工程とを含んで構成される
。
次に、本発明について図面上参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図である。
めの工程順に示した半導体チップの断面図である。
まず第１図（ａ）に示す如く、素子が形成された基板ｌ
の上に熱酸化によシ戚化膜２を形成する。次にＡ１等の
金属膜を被着したのち、これを選択的にエツチングし、
酸化膜２上に上層配線３を形成し、しかる後プラズマ窒
化膜等からなる層間絶縁膜４（ｉ−形成する。
の上に熱酸化によシ戚化膜２を形成する。次にＡ１等の
金属膜を被着したのち、これを選択的にエツチングし、
酸化膜２上に上層配線３を形成し、しかる後プラズマ窒
化膜等からなる層間絶縁膜４（ｉ−形成する。
次に第１図（ｂ）に示す如く、層間絶縁膜４上にレジス
ト膜５を形成したのち、Ｔ１配線３上の層間絶縁膜４に
形成された凸部１０を露出する開孔１１を形成する。
ト膜５を形成したのち、Ｔ１配線３上の層間絶縁膜４に
形成された凸部１０を露出する開孔１１を形成する。
次に第１図（Ｃ）に示す如く、層間絶縁膜４の凸部１０
をウェットまたはドライエツチング法によシ選択的にエ
ツチングし除去する。
をウェットまたはドライエツチング法によシ選択的にエ
ツチングし除去する。
次に第１図（ｄ）に示す如く、全面にポリイミド樹脂膜
６を形成し表面を平担化した後、上層配麗７を形成する
。
６を形成し表面を平担化した後、上層配麗７を形成する
。
このように本実施例によれば、層間絶縁膜の凸部を除去
したのち全面にポリイミド樹脂膜を形成して表面を平担
化するため、この平担化された表面に形成される上層配
線には断線を生ずることはなくなる。
したのち全面にポリイミド樹脂膜を形成して表面を平担
化するため、この平担化された表面に形成される上層配
線には断線を生ずることはなくなる。
以上説明したように本発明は、層間絶縁膜の凸部をエツ
チングしたのち表面にポリイミド彌脂膜を形成すること
によシ、表面を確実に平担化することができるので、上
１配線の断線が防止でき、半導体装置の歩留シ及び信頼
性を向上させることができる。
チングしたのち表面にポリイミド彌脂膜を形成すること
によシ、表面を確実に平担化することができるので、上
１配線の断線が防止でき、半導体装置の歩留シ及び信頼
性を向上させることができる。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの断面図、第２図（ａ）、 （ｂ）は従来の半導体装
置の゛製造方法を説明するための断面図である。 ｌ・・・・・・基板％２・・・・・・酸化膜、３・・・
・・・Ｔ１配線、４・・・・・・層間絶縁膜、４Ａ・・
・・・・ＰＳＧ膜、５・・・・・・レジスト族、６・・
・・・・ポリイミドＩＭ＠膜、７・・・・・・上層配線
。 代理人 弁理士 内 原 晋 第 １ （２）
めの断面図、第２図（ａ）、 （ｂ）は従来の半導体装
置の゛製造方法を説明するための断面図である。 ｌ・・・・・・基板％２・・・・・・酸化膜、３・・・
・・・Ｔ１配線、４・・・・・・層間絶縁膜、４Ａ・・
・・・・ＰＳＧ膜、５・・・・・・レジスト族、６・・
・・・・ポリイミドＩＭ＠膜、７・・・・・・上層配線
。 代理人 弁理士 内 原 晋 第 １ （２）
Claims (1)
- 半導体基板上に設けられた絶縁膜上に配線を形成する
工程と、前記配線表面を含む全面に層間絶縁膜を形成す
る工程と、前記配線上に形成された層間絶縁膜の凸部を
除去し表面を平担化する工程と、平担化された層間絶縁
膜表面を含む全面にポリイミド樹脂膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005588A JPH01223749A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5005588A JPH01223749A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01223749A true JPH01223749A (ja) | 1989-09-06 |
Family
ID=12848312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5005588A Pending JPH01223749A (ja) | 1988-03-02 | 1988-03-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01223749A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153488A (ja) * | 1995-09-02 | 1997-06-10 | Lg Semicon Co Ltd | 半導体素子の絶縁膜構造及びその平坦化方法 |
-
1988
- 1988-03-02 JP JP5005588A patent/JPH01223749A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09153488A (ja) * | 1995-09-02 | 1997-06-10 | Lg Semicon Co Ltd | 半導体素子の絶縁膜構造及びその平坦化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01223749A (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JPH04162719A (ja) | 半導体装置 | |
| JP3039163B2 (ja) | 半導体装置の製造方法 | |
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPS63107141A (ja) | 半導体装置の製造方法 | |
| JPH02170420A (ja) | 半導体素子の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH03248533A (ja) | 半導体集積回路装置 | |
| JPH043962A (ja) | 半導体装置およびその製造方法 | |
| JPS5831557A (ja) | 半導体装置 | |
| JPS59211249A (ja) | 配線形成方法 | |
| JPS63204745A (ja) | 半導体装置の製造方法 | |
| JPH01154534A (ja) | 半導体装置の製造方法 | |
| JPS61280636A (ja) | 半導体装置の製造方法 | |
| JPS5910063B2 (ja) | ハンドウタイソウチノセイゾウホウホウ | |
| JPH03254141A (ja) | 半導体装置の製造方法 | |
| JPS5877248A (ja) | 半導体装置 | |
| JPS59188146A (ja) | 半導体装置の製造方法 | |
| JPS63244649A (ja) | 半導体装置の製造方法 | |
| JPS63273334A (ja) | 半導体装置の製造方法 | |
| JP2001332616A (ja) | 半導体装置及びその製造方法 | |
| JPS63211741A (ja) | 半導体装置の製造方法 |