JPH01154534A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01154534A JPH01154534A JP31226087A JP31226087A JPH01154534A JP H01154534 A JPH01154534 A JP H01154534A JP 31226087 A JP31226087 A JP 31226087A JP 31226087 A JP31226087 A JP 31226087A JP H01154534 A JPH01154534 A JP H01154534A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- wiring
- pedestal
- hole
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims abstract description 28
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002559 palpation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野]
本発明は半導体装置の製造方法に関し、特に多層配線構
造の半導体装置の製造方法に関する。
造の半導体装置の製造方法に関する。
近年における半導体装置の高集積化に伴って素子の微細
化とともに配線構造の多層化が進められている。従来の
この種の多層配線の製造方法を第3図に示す。
化とともに配線構造の多層化が進められている。従来の
この種の多層配線の製造方法を第3図に示す。
即ち、第3図(a)のように拡散層32を形成した半導
体基板31上に絶縁膜33を形成し、かつ拡散層32位
置にコンタクトホールを開設する。
体基板31上に絶縁膜33を形成し、かつ拡散層32位
置にコンタクトホールを開設する。
そして、第3図(b)のように第1配線35を形成し、
かつこれを第3図(C)のように所要パターンに形成す
る。
かつこれを第3図(C)のように所要パターンに形成す
る。
次いで、この上に第3図(d)のように眉間絶縁膜36
を被着し、引続きウェット及びドライエツチングにより
、第3図(e)のように第1配線35の所望箇所に対応
する眉間絶縁膜36にスルーホール37を開口する。
を被着し、引続きウェット及びドライエツチングにより
、第3図(e)のように第1配線35の所望箇所に対応
する眉間絶縁膜36にスルーホール37を開口する。
そして、この上に第3図(f)のように第2配線38を
形成し、かつ所要パターンに形成することにより多層配
線構造を得ている。
形成し、かつ所要パターンに形成することにより多層配
線構造を得ている。
上述した従来の多層配線の製造方法は、層間絶縁膜36
に形成されたスルーホール37を通して下層の第1配線
35と上層の第2配線38との電気的接続を行っている
が、そのスルーホール深さは眉間絶縁膜36の厚さに相
当する。したがって、半導体素子の高集積化に伴ってス
ルーホール開口径が小さくされると、一方では眉間絶縁
膜の薄膜化には限界があるため、アスペクト比(スルー
ホール深さ/スルーホール開口径)は益々大きくなる。
に形成されたスルーホール37を通して下層の第1配線
35と上層の第2配線38との電気的接続を行っている
が、そのスルーホール深さは眉間絶縁膜36の厚さに相
当する。したがって、半導体素子の高集積化に伴ってス
ルーホール開口径が小さくされると、一方では眉間絶縁
膜の薄膜化には限界があるため、アスペクト比(スルー
ホール深さ/スルーホール開口径)は益々大きくなる。
その結果、スルーホール部での段差が急峻なものとなり
、上層配線の被覆性が悪くなり、段切れ発生による歩留
の低下及び信頼性の低下を招くという問題がある。
、上層配線の被覆性が悪くなり、段切れ発生による歩留
の低下及び信頼性の低下を招くという問題がある。
本発明は、スルーホールにおける段差を緩和して段切れ
等を防止し、信頼性の高い多層配線構造を得ることがで
きる半導体装置の製造方法を提供することを目的として
いる。
等を防止し、信頼性の高い多層配線構造を得ることがで
きる半導体装置の製造方法を提供することを目的として
いる。
〔問題点を解決するための手段]
本発明の半導体装置の製造方法は、下層配線の形成前に
他の部位よりも突出された状態の台座絶縁膜を形成する
工程と、一部がこの台座絶縁膜上に存在されるように下
層配線を所要パターンに形成する工程と、この上に層間
絶縁膜を形成する工程と、この眉間絶縁膜をエツチング
バックして前記台座絶縁膜の箇所の絶縁膜厚を他よりも
低減させ或いは零にする工程と、この上に上層配線を所
要パターンに形成して台座絶縁膜の箇所において下層配
線に接続させる工程とを含んでおり、スルーホールのア
スペクト比の低減を図り、或いはスルーホールの開設を
不要にした多層配線構造を製造可能としている。
他の部位よりも突出された状態の台座絶縁膜を形成する
工程と、一部がこの台座絶縁膜上に存在されるように下
層配線を所要パターンに形成する工程と、この上に層間
絶縁膜を形成する工程と、この眉間絶縁膜をエツチング
バックして前記台座絶縁膜の箇所の絶縁膜厚を他よりも
低減させ或いは零にする工程と、この上に上層配線を所
要パターンに形成して台座絶縁膜の箇所において下層配
線に接続させる工程とを含んでおり、スルーホールのア
スペクト比の低減を図り、或いはスルーホールの開設を
不要にした多層配線構造を製造可能としている。
次に、本発明を図面を参照して説明する。
(第1実施例)
第1図(a)乃至(h)は本発明の第1実施例を製造工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、第1図(a)のように拡散層12を形成した半導
体基板11上に絶縁膜13を形成し、かつ電気的接続を
行う拡散層12上において絶縁膜13にコンタクトホー
ルを開設する。
体基板11上に絶縁膜13を形成し、かつ電気的接続を
行う拡散層12上において絶縁膜13にコンタクトホー
ルを開設する。
次いで、第1図(b)のように後工程における第1配線
と第2配線を相互に接続するスルーホールに相当する位
置において、前記絶縁膜13上に台座絶縁膜14を形成
する。この台座絶縁膜14は、例えば絶縁膜13と異な
る材質の絶縁膜を全面に0.5μmの厚さで形成し、こ
れを選択エツチング法によりパターニングすることによ
り形成できる。
と第2配線を相互に接続するスルーホールに相当する位
置において、前記絶縁膜13上に台座絶縁膜14を形成
する。この台座絶縁膜14は、例えば絶縁膜13と異な
る材質の絶縁膜を全面に0.5μmの厚さで形成し、こ
れを選択エツチング法によりパターニングすることによ
り形成できる。
次に、第1図(c)に示すように全面に第1配線15を
被着形成した後、第1図(d)のように前記台座絶縁膜
14上に一部が残されるようにバターニングし、0.5
μmの厚さの第1配線15を形成する。このとき、第1
配線15は前記台座絶縁膜14の箇所において他の部位
よりも上方に突出された状態にされる。
被着形成した後、第1図(d)のように前記台座絶縁膜
14上に一部が残されるようにバターニングし、0.5
μmの厚さの第1配線15を形成する。このとき、第1
配線15は前記台座絶縁膜14の箇所において他の部位
よりも上方に突出された状態にされる。
引続き、この上に第1図(e)のように眉間絶縁膜16
を1μm被着した後、第1図(f)のように台座絶縁膜
14の位置における第1配線15上の層間絶縁膜厚が0
.2μmになるまでエツチングバックし、この部分にお
ける眉間絶縁膜16を平坦化する。
を1μm被着した後、第1図(f)のように台座絶縁膜
14の位置における第1配線15上の層間絶縁膜厚が0
.2μmになるまでエツチングバックし、この部分にお
ける眉間絶縁膜16を平坦化する。
しかる上で、第1図(g)のように前記上方に突出され
た第1配線15の箇所において、眉間絶縁膜16の平坦
化された部位に開口径1μmのスルーホール17を開口
し、第1配線15を露呈させる。このとき、スルーホー
ル17のアスペクト比は0.2 (0,2μm/1μm
)となり、大幅に低減されることが判る。
た第1配線15の箇所において、眉間絶縁膜16の平坦
化された部位に開口径1μmのスルーホール17を開口
し、第1配線15を露呈させる。このとき、スルーホー
ル17のアスペクト比は0.2 (0,2μm/1μm
)となり、大幅に低減されることが判る。
その後、第1図(h)のように、約1μmの第2配線1
8を所要パターンに形成し、前記スルーホール17を通
して第1配線15と電気的な接続が行われる。
8を所要パターンに形成し、前記スルーホール17を通
して第1配線15と電気的な接続が行われる。
したがって、この製造方法によれば、予め形成した台座
絶縁膜14によって第1配線15の一部を上方に突出さ
せ、かつこの箇所における眉間絶縁膜16の厚さをエツ
チングバックにより低減させるので、この箇所に開口す
るスルーホール17のアスペクト比を極めて小さなもの
にでき、第2配線18を通常の蒸着法又はスパッタ法で
形成しても十分な被覆性が得られ、段切れ等のない高信
顛性の多層配線構造を得ることができる。
絶縁膜14によって第1配線15の一部を上方に突出さ
せ、かつこの箇所における眉間絶縁膜16の厚さをエツ
チングバックにより低減させるので、この箇所に開口す
るスルーホール17のアスペクト比を極めて小さなもの
にでき、第2配線18を通常の蒸着法又はスパッタ法で
形成しても十分な被覆性が得られ、段切れ等のない高信
顛性の多層配線構造を得ることができる。
(第2実施例)
第2図(a)乃至(g)は本発明の第2実施例を製造工
程順に示す縦断面図である。
程順に示す縦断面図である。
先ず、第2図(a)のように拡散層22を形成した半導
体基板21上に絶縁膜23を形成し、かつ拡散層22上
にコンタクトホールを開設する。
体基板21上に絶縁膜23を形成し、かつ拡散層22上
にコンタクトホールを開設する。
また、後工程で第1配線と第2配線を接続させる箇所に
、第2図(b)のように台座絶縁膜24を部分的に形成
する。この時、この台座絶縁膜24は後述する第1配線
よりも厚くなるように形成している。ここでは1.0μ
mの厚さとしている。
、第2図(b)のように台座絶縁膜24を部分的に形成
する。この時、この台座絶縁膜24は後述する第1配線
よりも厚くなるように形成している。ここでは1.0μ
mの厚さとしている。
次に、第2図(C)のように全面に0.5μmの厚さの
第1配線25を形成した後、第2図(d)のように第1
配線25の一部が台座絶縁膜24の側面に残るようにパ
ターニングする。
第1配線25を形成した後、第2図(d)のように第1
配線25の一部が台座絶縁膜24の側面に残るようにパ
ターニングする。
引続き、第2図(e)のように眉間絶縁膜26を1μm
被着した後、第2図(f)のように前記台座絶縁膜24
の箇所において第1配線25が僅か(ここでは0.1μ
m)露出するまでエツチングバックし、眉間絶縁膜26
を平坦化する。
被着した後、第2図(f)のように前記台座絶縁膜24
の箇所において第1配線25が僅か(ここでは0.1μ
m)露出するまでエツチングバックし、眉間絶縁膜26
を平坦化する。
この後、第2図(g)のように約1μmの第2配線28
を施す。その結果、スルーホールを開口することなく、
第1配線25と第2配線28の接続が得られる。しかも
、配線形成は通常の蒸着法又はスパッタ法にて十分な被
覆性が得られる。
を施す。その結果、スルーホールを開口することなく、
第1配線25と第2配線28の接続が得られる。しかも
、配線形成は通常の蒸着法又はスパッタ法にて十分な被
覆性が得られる。
以上説明したように本発明は、他の部位よりも突出した
状態に設けた台座絶縁膜上にその一部が存在されるよう
に下層配線を形成し、この上に設けた眉間絶縁膜をエツ
チングバックして台座絶縁膜の箇所の絶縁膜厚を他より
も低減させ或いは零にし、しかる上で上層配線を形成し
て下層配線との接続を行っているので、スルーホールの
アスペクト比を低減でき、或いはスルーホールの開設を
不要にし、段切れ等が全く生じることのない高信顛性の
多層配線構造を得ることができる効果がある。
状態に設けた台座絶縁膜上にその一部が存在されるよう
に下層配線を形成し、この上に設けた眉間絶縁膜をエツ
チングバックして台座絶縁膜の箇所の絶縁膜厚を他より
も低減させ或いは零にし、しかる上で上層配線を形成し
て下層配線との接続を行っているので、スルーホールの
アスペクト比を低減でき、或いはスルーホールの開設を
不要にし、段切れ等が全く生じることのない高信顛性の
多層配線構造を得ることができる効果がある。
第1図(a)乃至(h)は本発明の第1実施例を工程順
に示す縦断面図、第2図(a)乃至(g)は本発明の第
2実施例を工程順に示す縦断面図、第3図(a)乃至(
f)は従来方法を工程順に示す縦断面図である。 11.21.31・・・半導体基板、 12,22゜
32・・・拡散層、13,23.33・・・絶縁膜、1
4゜24・・・台座絶縁膜、15,25.35・・・第
1配線(下層配線)、16,26.36・・・層間絶縁
膜、17.37・・・スルーホール、1B、28.38
・・・第2配線(上層配線)。 !−一 ^
へ1)
、O悸 − \、〆
ζユノ第2図 第2図 第3図
に示す縦断面図、第2図(a)乃至(g)は本発明の第
2実施例を工程順に示す縦断面図、第3図(a)乃至(
f)は従来方法を工程順に示す縦断面図である。 11.21.31・・・半導体基板、 12,22゜
32・・・拡散層、13,23.33・・・絶縁膜、1
4゜24・・・台座絶縁膜、15,25.35・・・第
1配線(下層配線)、16,26.36・・・層間絶縁
膜、17.37・・・スルーホール、1B、28.38
・・・第2配線(上層配線)。 !−一 ^
へ1)
、O悸 − \、〆
ζユノ第2図 第2図 第3図
Claims (1)
- (1)層間絶縁膜により絶縁される下層配線と上層配線
とを、層間絶縁膜に開設したスルーホールを通して相互
に接続させる多層配線構造を備えた半導体装置の製造に
際し、下層配線の形成前に他の部位よりも突出された状
態の台座絶縁膜を形成する工程と、一部がこの台座絶縁
膜上に存在されるように下層配線を所要パターンに形成
する工程と、この上に層間絶縁膜を形成する工程と、こ
の層間絶縁膜をエッチングバックして前記台座絶縁膜の
箇所の絶縁膜厚を他よりも低減させ或いは零にする工程
と、層間絶縁膜にスルーホールを開設し或いは開設せず
に層間絶縁膜上に上層配線を所要パターンに形成し、台
座絶縁膜の箇所において下層配線に接続させる工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31226087A JPH01154534A (ja) | 1987-12-11 | 1987-12-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31226087A JPH01154534A (ja) | 1987-12-11 | 1987-12-11 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01154534A true JPH01154534A (ja) | 1989-06-16 |
Family
ID=18027097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31226087A Pending JPH01154534A (ja) | 1987-12-11 | 1987-12-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01154534A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10661935B2 (en) | 2014-10-10 | 2020-05-26 | Becton, Dickinson And Company | Syringe labeling device |
-
1987
- 1987-12-11 JP JP31226087A patent/JPH01154534A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10661935B2 (en) | 2014-10-10 | 2020-05-26 | Becton, Dickinson And Company | Syringe labeling device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01154534A (ja) | 半導体装置の製造方法 | |
| JPH0570301B2 (ja) | ||
| JPS60262443A (ja) | 多層配線の形成方法 | |
| JP2705111B2 (ja) | 半導体集積回路の多層配線構造の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| US6599825B2 (en) | Method for forming wiring in semiconductor device | |
| JPH067576B2 (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPS61239646A (ja) | 多層配線の形成方法 | |
| JPH02143445A (ja) | 半導体装置の製造方法 | |
| JPS62198135A (ja) | 半導体装置およびその製造方法 | |
| JPH04162719A (ja) | 半導体装置 | |
| JPH01140645A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0521615A (ja) | 半導体装置とその製造方法 | |
| JPH01147843A (ja) | 半導体装置の製造方法 | |
| JPS5933850A (ja) | 半導体装置の製造方法 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6235537A (ja) | 半導体装置及びその製造方法 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS62293644A (ja) | 半導体装置の製造方法 | |
| JPH01273333A (ja) | 半導体装置の製造方法 | |
| JPS58188139A (ja) | 半導体装置の製造方法 | |
| JPH0388334A (ja) | 半導体装置およびその製造方法 | |
| JPH08222627A (ja) | 多層配線の接続方法 |