JPH01228149A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01228149A JPH01228149A JP5359488A JP5359488A JPH01228149A JP H01228149 A JPH01228149 A JP H01228149A JP 5359488 A JP5359488 A JP 5359488A JP 5359488 A JP5359488 A JP 5359488A JP H01228149 A JPH01228149 A JP H01228149A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- interlayer insulating
- metal wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 239000011229 interlayer Substances 0.000 claims abstract description 60
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 238000005192 partition Methods 0.000 claims abstract description 15
- 238000002844 melting Methods 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 5
- 230000008018 melting Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 5
- 239000002904 solvent Substances 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 6
- 238000004528 spin coating Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract 3
- 239000011247 coating layer Substances 0.000 abstract 3
- 230000005764 inhibitory process Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 abstract 1
- 239000007924 injection Substances 0.000 abstract 1
- 239000012212 insulator Substances 0.000 abstract 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract 1
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000008674 spewing Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野〕
本発明は半導体装置に関し、特に第1の金属配線と第2
の金属配線とを層間絶縁膜に開孔したスルーホールを通
して電気的接続を行う接続構造に関する。
の金属配線とを層間絶縁膜に開孔したスルーホールを通
して電気的接続を行う接続構造に関する。
〔従来の技術]
従来この種のスルーホールの構造は第3図のように構成
されている。同図において、図外の半導体基板上の下側
絶縁膜11上に形成した第1の金属配線12上に第1の
層間絶縁膜13.その上部に回転塗布法により形成した
塗布層間絶縁膜14゜及びその上部に第2の層間絶縁膜
15を順次積層形成する。そして、第1の金属配線12
上の所定の位置に、前記各層間絶縁膜を貫通するスルー
ホールを開孔する。更に、第2の金属配線17をスルー
ホールを含む領域に形成し、このスルーホールを通して
第1の金属配線12と第2の金属配線17を電気的に接
続している。
されている。同図において、図外の半導体基板上の下側
絶縁膜11上に形成した第1の金属配線12上に第1の
層間絶縁膜13.その上部に回転塗布法により形成した
塗布層間絶縁膜14゜及びその上部に第2の層間絶縁膜
15を順次積層形成する。そして、第1の金属配線12
上の所定の位置に、前記各層間絶縁膜を貫通するスルー
ホールを開孔する。更に、第2の金属配線17をスルー
ホールを含む領域に形成し、このスルーホールを通して
第1の金属配線12と第2の金属配線17を電気的に接
続している。
上述した従来のスルーホール構造では、スルーホールの
内壁に、回転塗布法により形成した塗布層間絶縁膜14
の一端部が露出しているため、第2の金属配線17をス
パッタ法又はCVD法で形成すると、この際の200°
C〜400°C程度の処理熱によって、塗布層間絶縁膜
14を構成する塗布膜中の溶剤又は水分が露出面から噴
出し、スルーホール内の第2の金属配線17内に、アウ
トガスの通路となっていたボイドが形成されることがあ
る。
内壁に、回転塗布法により形成した塗布層間絶縁膜14
の一端部が露出しているため、第2の金属配線17をス
パッタ法又はCVD法で形成すると、この際の200°
C〜400°C程度の処理熱によって、塗布層間絶縁膜
14を構成する塗布膜中の溶剤又は水分が露出面から噴
出し、スルーホール内の第2の金属配線17内に、アウ
トガスの通路となっていたボイドが形成されることがあ
る。
また、スルーホール内の第1の金属配線12の表面一部
がアウトガスにより絶縁層化され、第2の金属配線17
とのオーミックな接続を高歩留で形成することが困難と
なる。
がアウトガスにより絶縁層化され、第2の金属配線17
とのオーミックな接続を高歩留で形成することが困難と
なる。
そのため、第4図に示すように、回転塗布法により塗布
層間絶縁膜14を形成した後、半導体基板全面を異方性
エツチングによりエツチングバックを行ない、塗布層間
絶縁膜14の水平部分を除去して段差部にのみそれを残
し、その後、第2の層間絶縁膜15を形成することによ
り、スルーホール内壁に塗布層間絶縁膜14が露出しな
い構造が提案されている。
層間絶縁膜14を形成した後、半導体基板全面を異方性
エツチングによりエツチングバックを行ない、塗布層間
絶縁膜14の水平部分を除去して段差部にのみそれを残
し、その後、第2の層間絶縁膜15を形成することによ
り、スルーホール内壁に塗布層間絶縁膜14が露出しな
い構造が提案されている。
しかし、この結果塗布層間絶縁膜14が段差部にしか残
らないことになるため、第1の層間絶縁膜13の段差部
の平坦化が不十分となり、この部分における第2の金属
配線17のガバレッジが悪くなる。これにより、段差部
における第2の金属配線17の膜厚が薄くなり、電流密
度上昇によるエレクトロマイグイクレージョンが発生し
、断線が生じる等の問題がある。
らないことになるため、第1の層間絶縁膜13の段差部
の平坦化が不十分となり、この部分における第2の金属
配線17のガバレッジが悪くなる。これにより、段差部
における第2の金属配線17の膜厚が薄くなり、電流密
度上昇によるエレクトロマイグイクレージョンが発生し
、断線が生じる等の問題がある。
本発明は上述した問題を全て解消することを可能とした
半導体装置を提供することを目的としている。
半導体装置を提供することを目的としている。
本発明の半導体装置は、半導体基板上に形成された第1
の金属配線と、その上側に塗布形成された塗布層間絶縁
膜及びこの上側に形成した別の層間絶縁膜からなる少な
くとも2層の多層構造を有する層間絶縁膜と、この層間
絶縁膜上に形成され、かつこの層間絶縁膜に開設したス
ルーホールを通して前記第1の金属配線に電気接続され
る第2の金属配線とを備え、更に少なくとも前記スルー
ホールの内壁に、前記塗布層間絶縁膜の端部を被覆する
高融点金属膜又は高融点金属のシリサイド膜からなる隔
壁膜を形成した構成としている。
の金属配線と、その上側に塗布形成された塗布層間絶縁
膜及びこの上側に形成した別の層間絶縁膜からなる少な
くとも2層の多層構造を有する層間絶縁膜と、この層間
絶縁膜上に形成され、かつこの層間絶縁膜に開設したス
ルーホールを通して前記第1の金属配線に電気接続され
る第2の金属配線とを備え、更に少なくとも前記スルー
ホールの内壁に、前記塗布層間絶縁膜の端部を被覆する
高融点金属膜又は高融点金属のシリサイド膜からなる隔
壁膜を形成した構成としている。
(作用)
上述した構成では、塗布層間絶縁膜の端部はスルーホー
ル内壁に設けた隔壁膜によって被覆されるため、第2金
属配線の形成時においても塗布層間絶縁膜からの溶剤や
水分の噴出が防止でき、第2金属配線におけるボイドや
、第1金属配線の表面絶縁化を抑止する。
ル内壁に設けた隔壁膜によって被覆されるため、第2金
属配線の形成時においても塗布層間絶縁膜からの溶剤や
水分の噴出が防止でき、第2金属配線におけるボイドや
、第1金属配線の表面絶縁化を抑止する。
[実施例]
次に、本発明を図面を参照して説明する。
第1図は本発明の第1実施例を示す図であり、同図(a
)乃至(d)はこの第1実施例を製造工程順に示す断面
図である。以下、この製造工程に従って第1実施例の構
造を説明する。
)乃至(d)はこの第1実施例を製造工程順に示す断面
図である。以下、この製造工程に従って第1実施例の構
造を説明する。
第1図(a)のように、図外の半導体基板の表面に形成
した下側絶縁膜11上に、例えばアルミニウム材からな
る第1の金属配線12を形成し、この上に第1の層間絶
縁膜13をCVD法若しくはスパッタ法により形成する
。更に、回転塗布法によりシリカフィルム等の塗布層間
絶縁膜14を形成し、前記第1の層間絶縁膜13の段差
部の平坦化を行う。この後、300°C〜500″Cの
熱処理を行って塗布層間絶縁膜14中に存在する溶剤及
び水分を放出せしめる。その上で、第2の層間絶縁膜1
5をCVD法もしくはスパッタ法により形成する。
した下側絶縁膜11上に、例えばアルミニウム材からな
る第1の金属配線12を形成し、この上に第1の層間絶
縁膜13をCVD法若しくはスパッタ法により形成する
。更に、回転塗布法によりシリカフィルム等の塗布層間
絶縁膜14を形成し、前記第1の層間絶縁膜13の段差
部の平坦化を行う。この後、300°C〜500″Cの
熱処理を行って塗布層間絶縁膜14中に存在する溶剤及
び水分を放出せしめる。その上で、第2の層間絶縁膜1
5をCVD法もしくはスパッタ法により形成する。
次いで、第1図(b)のように、第1の金属配線12の
所定の位置において、前記各層間絶縁膜13.14.1
5を通して異方性エツチングによりスルーホールを垂直
に開孔する。その後、低温(室温〜300°C)加熱に
よるスパッタ法又はCVD法により、Ti、W、Mo、
Ta等の高融点金属若しくはこれら高融点金属のシリサ
イド膜からなる隔壁膜16を全面に約500〜2000
人成長させる。
所定の位置において、前記各層間絶縁膜13.14.1
5を通して異方性エツチングによりスルーホールを垂直
に開孔する。その後、低温(室温〜300°C)加熱に
よるスパッタ法又はCVD法により、Ti、W、Mo、
Ta等の高融点金属若しくはこれら高融点金属のシリサ
イド膜からなる隔壁膜16を全面に約500〜2000
人成長させる。
更に、第1図(C)のように、前記隔壁膜16を異方性
エツチングし、スルーホール内壁にのみ隔壁膜16を残
し、スルーホール内壁面に露出されていた前記塗布層間
絶縁膜14の端部を被覆する。
エツチングし、スルーホール内壁にのみ隔壁膜16を残
し、スルーホール内壁面に露出されていた前記塗布層間
絶縁膜14の端部を被覆する。
しかる後、第1図(d)のように、第2の金属配線17
をスパッタ法又はCVD法により形成し、かつ所要パタ
ーンに形成することにより、スルーホールを通して第1
の金属配線12との電気的接続を行い、本実施例の構造
が完成される。
をスパッタ法又はCVD法により形成し、かつ所要パタ
ーンに形成することにより、スルーホールを通して第1
の金属配線12との電気的接続を行い、本実施例の構造
が完成される。
このように構成されたスルーホール構造では、塗布層間
絶縁膜14は隔壁膜16によってスルーホール内で確実
に被覆されるので、第2の金属配線17をスパッタ法又
はCVD法により形成しても、塗布層間膜14中の溶剤
や水分が噴出される二七はなく、したがって第2の金属
配線17内にボイドが形成されることはない。また、第
1の金属配線12の表面一部が絶縁化されることもない
。
絶縁膜14は隔壁膜16によってスルーホール内で確実
に被覆されるので、第2の金属配線17をスパッタ法又
はCVD法により形成しても、塗布層間膜14中の溶剤
や水分が噴出される二七はなく、したがって第2の金属
配線17内にボイドが形成されることはない。また、第
1の金属配線12の表面一部が絶縁化されることもない
。
これにより、第1.第2の金属配線の良好な接続を得る
ことができとともに、塗布層間絶縁膜による表面平坦化
を達成できる。
ことができとともに、塗布層間絶縁膜による表面平坦化
を達成できる。
第2図(a)乃至(C)は本発明の第2の実施例をその
製造工程順に示したものである。
製造工程順に示したものである。
第2図(a)のように、図外の半導体基板上の下側絶縁
膜2I上にアルミニウム等の第1の金属配線22を形成
し、この上に有機物を含む塗布層間絶縁膜24を比較的
厚(回転塗布する。この後、400°C〜500°Cの
熱処理を行って塗布層間絶縁膜24中の溶剤及び水分を
放出せしめた後、CVD法又はスパッタ法により層間絶
縁膜25を形成する。
膜2I上にアルミニウム等の第1の金属配線22を形成
し、この上に有機物を含む塗布層間絶縁膜24を比較的
厚(回転塗布する。この後、400°C〜500°Cの
熱処理を行って塗布層間絶縁膜24中の溶剤及び水分を
放出せしめた後、CVD法又はスパッタ法により層間絶
縁膜25を形成する。
次いで、第2図(b)のように、前記各層間絶縁膜24
.25を通してスルーホールを形成し、第1実施例と同
様の高融点金属膜又は高融点金属のシリサイド膜からな
る隔壁膜26を層間絶縁膜25上に成長させる。
.25を通してスルーホールを形成し、第1実施例と同
様の高融点金属膜又は高融点金属のシリサイド膜からな
る隔壁膜26を層間絶縁膜25上に成長させる。
次に、第2図(C)のように、隔壁膜26を異方性エツ
チングし、スルーホール内にのみ隔壁膜26を残してス
ルーホール内に露出した塗布層間絶縁膜24の端部を完
全に覆う。
チングし、スルーホール内にのみ隔壁膜26を残してス
ルーホール内に露出した塗布層間絶縁膜24の端部を完
全に覆う。
その後、第2の金属配線27をスパッタ法又はCVD法
により形成し、スルーホールを通して第1の金属配線2
2との電気的接続を完了する。
により形成し、スルーホールを通して第1の金属配線2
2との電気的接続を完了する。
この第2の実施例では、塗布層間絶縁膜が厚い場合にお
いても第1の実施例と同様な効果が得られることを示し
ており、塗布層間絶縁膜を十分に厚くすることにより、
−層の平坦化を実現することができる。
いても第1の実施例と同様な効果が得られることを示し
ており、塗布層間絶縁膜を十分に厚くすることにより、
−層の平坦化を実現することができる。
以上説明した様に本発明の半導体装置は、塗布層間絶縁
膜を含んで多層に形成された層間絶縁膜に開設したスル
ーホールの内壁に隔壁膜を形成し、この隔壁膜によって
塗布層間絶縁膜の端部を被覆しているため、上側に設け
る第2金属配線の形成時においても塗布層間絶縁膜から
の溶剤や水分の噴出が防止でき、第2金属配線における
ボイドや第1金属配線の表面絶縁化を抑止し、信頼性の
高いスルーホール構造を高歩留りで得ることができる。
膜を含んで多層に形成された層間絶縁膜に開設したスル
ーホールの内壁に隔壁膜を形成し、この隔壁膜によって
塗布層間絶縁膜の端部を被覆しているため、上側に設け
る第2金属配線の形成時においても塗布層間絶縁膜から
の溶剤や水分の噴出が防止でき、第2金属配線における
ボイドや第1金属配線の表面絶縁化を抑止し、信頼性の
高いスルーホール構造を高歩留りで得ることができる。
また、塗布層間絶縁膜の平坦化作用により、表面平坦化
の優れた配線構造が得られ、上側の第2金属配線の段切
れや段差部における薄膜化を防止し、信頼性の高い半導
体装置が得られることは言うまでもない。
の優れた配線構造が得られ、上側の第2金属配線の段切
れや段差部における薄膜化を防止し、信頼性の高い半導
体装置が得られることは言うまでもない。
第1図(a)乃至第1図(d)は本発明の第1実施例を
その製造工程に従って示す断面図、第2図(a)乃至第
2図(C)は本発明の第2実施例をその製造工程に従っ
て示す断面図、第3図及び第4図は夫々異なる問題を有
する従来構造の断面図である。 11.21・・・下側絶縁膜、12.22・・・第1の
金属配線、13・・・第1の層間絶縁膜、14.24・
・・塗布層間絶縁膜、15・・・第2の層間絶縁膜、2
5・・・層間絶縁膜、16.26・・・隔壁膜、17.
27・・・第2の金属配線。
その製造工程に従って示す断面図、第2図(a)乃至第
2図(C)は本発明の第2実施例をその製造工程に従っ
て示す断面図、第3図及び第4図は夫々異なる問題を有
する従来構造の断面図である。 11.21・・・下側絶縁膜、12.22・・・第1の
金属配線、13・・・第1の層間絶縁膜、14.24・
・・塗布層間絶縁膜、15・・・第2の層間絶縁膜、2
5・・・層間絶縁膜、16.26・・・隔壁膜、17.
27・・・第2の金属配線。
Claims (1)
- 1、半導体基板上に形成された第1の金属配線と、その
上側に塗布形成された塗布層間絶縁膜及びこの上側に形
成した別の層間絶縁膜からなる少なくとも2層の多層構
造を有する層間絶縁膜と、この層間絶縁膜上に形成され
、かつこの層間絶縁膜に開設したスルーホールを通して
前記第1の金属配線に電気接続される第2の金属配線と
を備える半導体装置において、少なくとも前記スルーホ
ールの内壁に、前記塗布層間絶縁膜の端部を被覆する高
融点金属膜又は高融点金属のシリサイド膜からなる隔壁
膜を形成したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5359488A JPH01228149A (ja) | 1988-03-09 | 1988-03-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5359488A JPH01228149A (ja) | 1988-03-09 | 1988-03-09 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01228149A true JPH01228149A (ja) | 1989-09-12 |
Family
ID=12947205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5359488A Pending JPH01228149A (ja) | 1988-03-09 | 1988-03-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01228149A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239748A (ja) * | 1991-01-14 | 1992-08-27 | Samsung Electron Co Ltd | 半導体装置の多層配線形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210656A (ja) * | 1983-05-16 | 1984-11-29 | Fujitsu Ltd | 半導体装置 |
| JPS60187039A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 多層配線部材 |
| JPS61295628A (ja) * | 1985-06-25 | 1986-12-26 | Oki Electric Ind Co Ltd | コンタクトホ−ルへのバリアメタルの形成方法 |
-
1988
- 1988-03-09 JP JP5359488A patent/JPH01228149A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59210656A (ja) * | 1983-05-16 | 1984-11-29 | Fujitsu Ltd | 半導体装置 |
| JPS60187039A (ja) * | 1984-03-07 | 1985-09-24 | Hitachi Ltd | 多層配線部材 |
| JPS61295628A (ja) * | 1985-06-25 | 1986-12-26 | Oki Electric Ind Co Ltd | コンタクトホ−ルへのバリアメタルの形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04239748A (ja) * | 1991-01-14 | 1992-08-27 | Samsung Electron Co Ltd | 半導体装置の多層配線形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5693563A (en) | Etch stop for copper damascene process | |
| JP3057054B2 (ja) | 銅線の多層相互接続を形成する方法 | |
| JP2999991B2 (ja) | 連続高伝導金属配線の製法 | |
| TWI269403B (en) | Sacrificial metal liner for copper | |
| JP4829389B2 (ja) | 半導体素子の配線形成方法 | |
| JPH01228149A (ja) | 半導体装置 | |
| JPH0228253B2 (ja) | ||
| JPH07115073A (ja) | 半導体装置の製造方法 | |
| US6245668B1 (en) | Sputtered tungsten diffusion barrier for improved interconnect robustness | |
| JP4221737B2 (ja) | 金属配線製造方法 | |
| JPH05251566A (ja) | 多層配線構造 | |
| KR100574922B1 (ko) | 반도체장치의 다층배선구조 및 그 제조방법 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP2806757B2 (ja) | 半導体装置の製造方法 | |
| JP2621287B2 (ja) | 多層配線層の形成方法 | |
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JP2005085884A (ja) | 半導体装置およびその製造方法 | |
| JPH08511659A (ja) | 半導体本体表面に多層配線構造が設けられた半導体装置の製造方法 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| JPH0786209A (ja) | 半導体装置の製造方法 | |
| KR100197665B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS6151918A (ja) | 半導体装置の製造方法 | |
| JPS6146051A (ja) | 配線方法 | |
| JPH06177255A (ja) | 半導体集積回路装置の製造方法 |