JPH01228302A

JPH01228302A - マイクロ波回路用パッケージ

Info

Publication number: JPH01228302A
Application number: JP63055158A
Authority: JP
Inventors: Tsuyoshi Mekata; 目方　強司
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1988-03-09
Filing date: 1988-03-09
Publication date: 1989-09-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、半導体チップを実装したマイクロ波発振器や
マイクロ波増幅器等のマイクロ波回路用パッケージに間
するものである。

従来の技術従来のマイクロ波回路用パッケージとしては、例えば特
公昭６２−５６６８４号公報に示されている。

第７図はこの従来のマイクロ波回路用パッケージを用い
たマイクロ波帯の増幅器の構成図を示すものであり、１
はＦＥＴチップ、２はＦＥＴチップｌを実装したセラミ
ックパッケージ、３ａ、３ｂおよび４ａ、４ｂはセラミ
ックパッケージ２のリードである。１０ａ、ＪｏｂはＦ
ＥＴチップ１のソース端子、１１はゲート端子、１２は
ドレイン端子である。リード３ａと３ｂはＦＥＴチップ
１の底面に接続されるとともにソース端子１０ａと１０
ｂにボンディングワイヤ１３ａ、１３ｂを介して接続さ
れている。リード４ａはＦＥＴチップ１のゲート端子１
１に、リード４ｂはＦＥＴチップのドレイン端子１２に
それぞれボンディングワイヤ１４．１５を介して接続さ
れている。２０ａ、２０ｂ、２０ｃはテフロン基板２１
に設けられたスルーホール、２２ａ、２２ｂは使用帯域
で約４分のｌ波長の長さを持った高インピーダンス線路
、２３ａ、２３ｂ、はバイパスコンデンサ、２４ａ、２
４ｂはそれぞれスルーホール２０ａ。

２０ｂ、２０ｃにより接地されたマイクロストリップ線
路、２５はゲートバイアス端子、２６はドレインバイア
ス端子である。３０はリード４ａに接続されたマイクロ
ストリップ線路、３１ａ、３１ｂは人力整合スタブ、３
２は直流遮断コンデンサ、３３は直流遮断コンデンサ３
２と入力端子３４を接続するマイクロストリップ線路で
ある。４０はリード４ｂに接続されたマイクロストリッ
プ線路、４１ａ、４１ｂは出力整合スタブ、４２は直流
遮断コンデンサ、４３は直流遮断コンデンサ４２と出力
入力端子４４を接続するマイクロストリップ線路である
。

以上のように構成されたマイクロ波帯の増幅器に用いら
れている従来のマイクロ波回路用パッケージにおいては
、リード３ａ、３ｂを介してソース端子１０ａ、ｌＯｂ
を接地して、ＦＥＴチップｌのゲート端子１１とドレイ
ン端子１２の間に生ずる増幅作用を利用してリード４ａ
に人力された信号を増幅しり一部４ｂから増幅された信
号を取り出す。また、ゲートバイアス及びドレインバイ
アスはそれぞれゲートバイアス端子２５及びドレインバ
イアス端子２６より高インピーダンス線路を介して供給
されるためゲート端子１１及びドレイン端子１２はバイ
アス電源のインピーダンスの影響を受けない。また、ゲ
ニト端子１１の人力インピーダンスが信号源のインピー
ダンスと異なる場合やドレイン端子１２の出力インピー
ダンスが負荷の人力インピーダンスと異なる場合には、
人力整合スタブ３１ａ、３１ｂや、出力整合スタブ４１
ａ、４１ｂを用いて入出力整合をとっていた。

発明が解決しようとする課題しかしながら前記のような構成では、マイクロ波回路用
パッケージを用いて増幅器や発振器などのマイクロ波回
路を構成する場合に外部に接続する整合回路やバイアス
回路が必要となり、回路全体の外寸が大きくなるという
問題点を有していた。

また、回路全体の外寸を小さくする方法として整合回路
やバイアス回路をＦＥＴと同一チップ上に構成しモノリ
シックｔＣ化することも従来行われているが、モノリシ
ックＩＣはチップ面積が大きくなりコストが高くなると
ともに調整が困難であるという問題点を有していた。

本発明はかかる点に鑑み、チップ面積を大きくせずに外
部に接続する整合回路やバイアス回路の一部あるいは全
部を不要とするマイクロ波回路用パッケージを提供する
ことを目的とする。

課題を解決するための手段本発明は、半導体素子と、リードフレームと、誘電体材
料で構成され、前記半導体素子を前記リードフレーム上
に固着し、前記リードフレームに受動回路を形成し、前
記半導体素子に所定の機能を持たせて動作させるために
必要な周辺回路の少なくとも一部を前記受動回路で構成
し、前記半導体素子と前記リードフレームを前記誘電体
材料で封止したことを特徴とするマイクロ波回路用パッ
ケージである。

作用本発明は前記した構成により、回路全体の構成を簡素化
、小型化できる。

実施例第１図は本発明の第１の実施例におけるマイクロ波回路
用パッケージを用いたマイクロ波帯増幅器の構成図を示
すものであり、第２図は本マイクロ波回路用パッケージ
に用いるリードフレームの構成図である。第１図と第２
図で同一物は同一番号を付して説明を行う。第１１Ｊに
おいて、１０１はＦＥＴチップ、１０２はＦＥＴチップ
１０１を封止している誘電体材料である。］　０３ａ、
１０３ｂおよび１０４ａ、１０４ｂはパッケージのリー
ドである。リード１０３ａとリード１０３ｂはＦＥＴチ
ップ１０１の底面に接続されるとともにソース端子１１
０ａと１１０ｂにボンディングワイヤ１１３ａ、１１３
ｂを介して接続されている。

リード１０４ａはＦＥＴチップ１０１のゲート端子１】
１に、リード１０４ｂはＦＥＴチップ１゜１のドレイン
端子１１２にそれぞれボンディングワイヤ１１４．１１
５を介して接続されている。

１２０ａＳ　１２０ｂはテフロン基板１２１に設けられ
たスルーホール、１２２ａ、１２２ｂはそれぞれ使用帯
域で約４分の１波長の長さを持った高インピーダンス線
路でありリード１０４ａ、１０４ｂに一端を接続され一
体化されている。１２３ａ、１２３ｂ、　　はバイパス
コンデンサ、１２４ａ。

１２４ｂはそれぞれスルーホール１２０ａ、１２０ｂで
接地されたテフロン基板１２１上のマイクロストリップ
線路、１２５．１２６はそれぞれパッケージ１０２のゲ
ートバイアス端子、ドレインバイアス端子でありそれぞ
れ高インピーダンス線路１２２ａ、１２２ｂと一体化さ
れている。１２７．１２８はそれぞれマイクロ波基板１
２１上に設けられ、ゲートバイアス端子１２５、ドレイ
ンバイアス端子１２６に接続されているストリップ線路
である。１３１ａ、１３１ｂはリード１０４ａに設けら
れた突起で使用周波数において４分の１波長以下の長さ
を有する。１２９は人力マイクロストリップ線路、１３
０は出力マイクロストリップ線路、１３５は終端閉放の
２本のストリップ線路が約４分の１波長の長さで平行に
結合してなるインクデジタル結合回路である。１３６は
り−ド１３３の他端に設けられた入力端子である。１４
１ａ、１４１ｂは１０４ｂに設けられた使用周波数にお
ける波長の４分の１以下の長さの突起である。１４５は
終端閉放の２本のストリップ線路が約４分の１波長の長
さで平行に結合してなるインクデジタル結合回路である
。１４６はリード１４３の他端に設けられた出力端子で
ある。本実施例のマイクロ波回路用パッケージを作成す
るには、まず、第２図に示すようなリードフレームを構
成する。第２図において、第１図に示したリード１０３
ａ、１０３ｂ、ゲートバイアス端子１２５、ドレインバ
イアス端子１２６、及び入力端子１３６、出力端子１４
６はすべて周囲を取り囲む金属フレーム１５０に固定さ
れ、リードフレーム１５１を構成する。リードフレーム
１５１のＦＥＴチップ固定位置１５２にＦＥＴチップ１
０１を固定し、第１図に示すようにボンディングワイヤ
１１３ａ、１１３ｂ、１１４．１１５を接続し、誘電体
材Ｆ１１０２で封止を行ってマイクロ波回路用パッケー
ジを構成する。

以上のように構成された第１の実施例のマイクロ波増幅
器の動作を説明する。リード１０３ａ、１０３ｂを介し
てソース端子１１０ａ、１１０ｂを接地して、ＦＥＴチ
ップ１０１のゲート端子１１１とドレイン端子１１２の
間に生ずる増幅作用を利用してゲート端子１１１に人力
された信号を増幅しドレイン端子１１２から増幅された
信号を取り出す。また、ゲートバイアス及びドレインバ
イアスはそれぞれゲートバイアス端子１２５及びドレイ
ンバイアス端子１２６より高インピーダンス線路１２２
ａ、１２２ｂを介して供給されるためゲート端子１１１
及びドレイン端子１１２はバイアス電源のインピーダン
スの影響を受けない。

また、突起ｒ３１ａ、１３１ｂの幅、長さ、位置を適切
に決定することによりゲート端子１１１の人力インピー
ダンスと信号源のインピーダンスとの整合を行う。突起
１４１ａ、１４１ｂの幅、長さ、位置を適切に決定する
ことにより出力整合を行う。また、インクデジタル回路
１３５．１４５は、ゲート端子１−１１及びドレイン端
子１１２と入力端子１３６及び出力端子１４６とを直流
的に遮断する。誘電体材料ｌ・０２には一般にテフロン
基板１２１より誘電率が高いエポキシ系樹脂が用いられ
るため、整合回路として用いている突起１３１ａ、１３
１ｂ、１４１ａ、１４１ｂ、４分のｌ波長インクデジタ
ル結合回路１３５．１４５や高インピーダンス線路１２
２ａ、１２２ｂはテフロン基板上で構成するよりも小さ
くなる。

以上のように本発明の実施例によれば、本発明は前記し
た構成により、パッケージ内部のリードに備えた突起を
用いて整合回路を構成しパッケージ外部に接続する整合
回路を不用とし、リードを用いて構成したインクデジタ
ル結合回路を用いて直流遮断回路を構成することにより
パッケージ外部に接続する直流遮断コンデンサを不用と
する。

また、誘電体材料１０２はテフロン基板の誘電率より高
い誘電率を有する材質で構成しているため、整合回路と
して用いている突起１３１ａ、１３１ｂ、１４１ａ、１
４１ｂ、インクデジタル結合回路１３５．１４５及び高
インピーダンス線路１２２ａ、１２２ｂそれぞれの寸法
が、テフロン基板上に整合回路やバイアス回路を構成す
るよりも小さくなり、回路全体の大きさを小型化できる
。

第３図は本発明の第２の実施例におけるマイクロ波回路
用パッケージを用いたモノリシックマイクロ波集積回路
（ＭＭＩＣ）発振器の構成図であり、第３図（ａ）には
発振器を第３図（ｂ）には発振器の等価回路図を示す。

第４図は本マイクロ波回路用パッケージに用いるリード
フレームの構成図である。第３図（ａ）、第３図（ｂ）
及び第４図で同一物は同一番号を付して説明する。第３
図（ａ）において、２０１！、ｔＭＭＩｃ発振器のチッ
プ、２０２はＦＥＴ、２０３はドレイン端子、２０４は
ソース端子、２０５はゲート端子である。

２１０は誘導性のインピーダンスを持つマイクロストリ
ップ線路、２２０はバイアス端子、２２１は一端をボン
ディングワイヤ２２２を介して接地導体２２３に接続さ
れたバイパスコンデンサ、２２４はボンディングワイヤ
２２５を介して一端を接地導体２２３に接続され他端を
ＦＥＴ２０２のソース端子２０４に接続された発振周波
数での４分のｌ波長線路、２２６はセルフバイアス抵抗
、２３０は一端をＦＥＴ２０２のゲート端子２０５に他
端をリード２３３にボンデングワイヤ２３４を介して接
続したマイクロストリップ線路である。

２４０は一端をＦＥＴ２０２のソース端子２０４に接続
し他端をボンデングワイヤ２４１を介してリード２４２
に接続したマイクロストリップ線路である。２４３はリ
ード２４２に設けられた発振周波数での４分の１波長以
下の長さを持った突起である。２５０ａ、２５０ｂは接
地導体２２２と一体化されたリードである。また、２６
０は一端をバイアス端子２２０接続され他端をリード２
６１に接続されたボンデングワイヤであり、２７０はリ
ード２３３に接続された帯域反射型共振回路である。２
３２は誘電体材料でチップ２０１などを封止している。

本実施例のマイクロ波回路用パッケージを作成するには
、まず、第４図において第３図（ａ）に示したリード２
３３．２４２．２５０ａ、２５０ｂ、２６１はすべて周
囲を取り囲む金属フレーム２８０に固定され、リードフ
レーム２８１を構成する。リードフレーム２８１の接地
導体２２３上にＭＭＩＣ発振器のチップ２０１を固定し
、第３図（ａ）に示すようにボンディングワイヤ２２２
．２２５．２３４．２４Ｌ　　２６０を接続し、誘電体
材料２３２で封止を行ってマイクロ波回路用パッケージ
を構成する。

以上のように構成されたＭＭＩＣ発振器の動作を説明す
る。第３図（ａ）においてＦＥＴ２０２のドレイン端子
２０３を誘導性のインピーダンスを持つマイクロストリ
ップ線路２１０を介して接地することによりゲート端子
２０５に負性抵抗が生じ、帯域反射型共振回路２７０と
の閏で反射を繰り返し、帯域反射型共振回路２７０の共
振周波数で発振を閏始する。発振出力はソース端子２０
４より、マイクロストリップ線路２４０、ボンデングワ
イヤ２４１、リード２４２を介してパッケージ２３２の
外部へ取り出される。突起２４３は容量性のインピーダ
ンスを持ち、出力整合とゲート端子２０５に生じる負性
抵抗を増大させる作用を持つと共にリード２４２に接続
される負荷のインピーダンスが大きく変化してもＦＥＴ
２０２から負荷側を見たインピーダンスの変化を抑え発
振を安定に保つ作用を持つ。４分の１波長線路２２４は
そのソース端子２０４側が発振周波数で開放となり発振
出力が接地へ流れるのを阻止し、バイアス電流のみを通
過させる。

以上のようにこの実施例によれば、出力側のリード２４
２に発振周波数での４分の１波長以下の長さを持った突
起２４３を設けることにより、チップ上の出力整合回路
が不要になり、チップ面積は出力整合を持たないＭＭＩ
Ｃ発振器と同等に小さくできる。しかも、チップ上に出
力整合回路を持ったＭＭＩＣ発据器と同等に高性能なＭ
ＭＩＣ発振器が得られる。

第５図は本発明の第３の実施例におけるマイクロ波回路
用パッケージを用いたモノリシックマイクロ波集積回路
（ＭＭＩＣ）発振器で、第５図（ａ）には発振器の構成
図を、第５図（ｂ）にはパッケージによる寄生素子を含
めた発振器の等価回路図を示す。第６図は本マイクロ波
回路用パッケージに用いるリードフレームの構成図であ
る。第５図（ａ）、第５図（ｂ）及び第６図で同一物は
同一番号を付して説明する。第５図（ａ）において、４
０１はＭＭＩＣ発振器のチップ、４０２はＦＥＴ、４０
３はドレイン端子、４０４はソース端子、４０５はゲー
ト端子である。４１０は誘導性のインピーダンスを持つ
マイクロストリップ線路、４２０はバイアス端子、４２
１は一端をボンディングワイヤ４２２を介して接地導体
４２３に接続されたバイパスコンデンサ、４２４はボン
ディングワイヤ４２５を介して一端を接地導体４２３に
接続され他端をＦＥＴ４０２のソース端子４０４に接続
された発振周波数での４分の１波長線路、４２６はセル
フバイアス抵抗、４３０は一端をＦＥＴ４０２のゲート
端子４０５に他端をり−ド４３３にボンデングワイヤ４
３４を介して接続したマイクロストリップ線路である。

４３２はチップ４０１を封止する誘電体材料、４３５ａ
、４３５ｂはリード４３３に設けられた突起であり、リ
ード４３３が誘電体材料４３２から抜は落ちるのを防止
する。４３６は一端をソース端子４０４に他端をストリ
ップ線路４４０に接続されたコンデンサであり、ストリ
ップ線路４４０の他端はボンディングワイヤ４４１を介
してリード４４２に接続されている。また、リード４４
２には突起４４３ａ、４４３ｂが設けられ、誘電体材料
４３２から抜は落ちるのを防止する。４４５は、一端を
コンデンサ４３６のストリップ線路４４０例の端子、他
端をストリップ線路４４６及びボンディングワイヤ４４
７を介して接地したコンデンサである。４５０ａ、４５
０ｂは接地導体４２３と一体化されたリードである。ま
た、４６０は一端をバイアス端子４２０に接続され他端
をリード４６１に接続されたボンディングワイヤである
。リード４６１にも抜は落ちるのを防止するための突起
４６２が設けられている。また、第５図（ｂ）において
コンデンサ４７１．４７２はそれぞれリード４３３．４
４２と接地導体４２３の間のギャップによる寄生容量で
ある。コンデンサ４８１．４８２それぞれは、リード４
３３．４４２が誘電体材料４３２から抜は落ちるのを防
止するために必須の突起４３５ａ、４３５ｂ、４４３ａ
、４４３ｂを設けたことにより発生した寄生容量とリー
ド４３３．４４２の開放端効果による寄生容量の両者を
合わせた容量値を持つ。本実施例のマイクロ波回路用パ
ッケージを作成するには、まず、第６図において第５図
（ａ）に示したリード４３３．４４２．４５０ａ、４５
０ｂ、４６１はすべて周囲を取り囲む金属フレーム４８
０に固定され、リードフレーム４８１を構成する。リー
ドフレーム４８１の接地導体４２３上にＭＭＩＣ発振器
のチップ４０１を固定し、第５図（ａ）に示すようにボ
ンディングワイヤ４２２．４２５．４３４．４４Ｌ　　
４６０を接続し、誘電体材料で封止を行ってマイクロ波
回路用パッケージを構成する。

以上のように構成されたＭＭＩＣ発振器の動作を説明す
る。第５図（ａ）においてＦＥＴ４０２のドレイン端子
４０３を誘導性のインピーダンスを持つマイクロストリ
ップ線路４１０を介して接地することによりゲート端子
４０５に負性抵抗が生じ、帯域反射型共振回路をリード
４３３に接続すれば反射を繰り返し、帯域反射型共振回
路の共振周波数で発振を閏始する。発振出力はソース端
子４０４より、マイクロストリップ線路４４０、ボンデ
ングワイヤ４４１、リード４４２を介してパッケージ４
３２の外部へ取り出される。このとき、コンデンサ４３
６と４４５は出力整合とゲート端子４０５に生じる負性
抵抗を増大させる作用を持つと共にリード４４２に接続
される負荷のインピーダンスが大きく変化してもＦＥＴ
４０２から負荷側を見たインピーダンスの変化を抑え発
振を安定に保つ作用を持つ。パッケージの寄生容量であ
るコンデンサ４７２．４８２によりコンデンサ４４５の
容量値が等価的に増加したことになり、さらにリード４
４２に接続される負荷のインピーダンスが大きく変化し
てもＦＥＴ４０２から負荷側を見たインピーダンスの変
化を抑え発振を安定に保つことが出来る。４分のｌ波長
線路４２４はそのソース端子４０４側　が発振周波数で
開放となり発振出力が接地へ流れるのを阻止し、バイア
ス電流のみを通過させる。

以上のようにこの実施例によれば、発生するのが避けら
れないパッケージの寄生素子を積極的に用いて発振器の
出力端子と接地間に容量を構成することにより、負荷の
インピーダンス変動に対してより安定な発振器を容易に
得ることが出来る。

なお、第１の実施例においてＦＥＴチップ１０１を実装
して増幅器を構成したがＦＥＴチップ１０１の替わりに
ＭＭＩＣチップを実装してもよい。

逆に、第２及び第３の実施例においてはＭＭＩＣ発振器
のチップ２０１や４０１を実装して発振器を構成したが
ＭＭＩＣチップのかわりにＦＥＴチップを用いて発振器
を構成してもよい。また、第１の実施例で示した増幅器
、第２及び第３の実施例で示した発振器以外のマイクロ
波回路に本発明のマイクロ波回路用パッケージを用いて
も良いのは言うまでもない。

発明の詳細な説明したように、本発明によれば、半導体チップを用
いて増幅器や発振器などの能動回路を構成する場合、リ
ードフレーム上に整合回路やバイアス回路等の一部ある
いは全部を形成することやリードフレームの持つ寄生素
子を積極的に利用して整合回路やバイアス回路等の一部
あるいは全部を形成することにより、回路全体の構成を
簡素化、小型化でき、その実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明の第１の実施例におけるマイクロ波回路
用パッケージを用いたマイクロ波増幅器の構成図、第２
図は第１の実施例におけるマイクロ波パッケージに用い
られるリードフレームの構成図、第３図（ａ）は本発明
の第２の実施例におけるマイクロ波回路用パッケージを
用いたモノリシックマイクロ波集積回路発掘器の構成図
、第３図（ｂ）は本発明の第２の実施例におけるマイク
ロ波回路用パッケージを用いたモノリシックマイクロ波
集積回路発振器の等価回路図、第４図は第２の実施例に
おけるマイクロ波パッケージに用いられるリードフレー
ムの構成図、第５図（ａ）は本発明の第３の実施例にお
けるマイクロ波回路用パッケージを用いたモノリシック
マイクロ波集積回路発掘器の構成図、第５図（ｂ）は本
発明の第３の実施例におけるマイクロ波回路用パッケー
ジを用いたモノリシックマイクロ波集積回路発振器の等
価回路図、第６図は同第３の実施例のマイクロ波回路用
パッケージに用いるリードフレームの構成図、第７図は
従来のマイクロ波回路用パッケージを用いたマイクロ波
帯の増幅器の構成図である。１．１０１・・・チップＦＥＴ、２．１０２・・・セラ
ミ、ツクパッケージ、１０２．２３２．４３２・・・誘
電体材料、　　３ａ、３ｂ、４ａ、４ｂ、１０３ａ、１
０３ｂ、　　１０４ａ、　　１０４ｂ、　　２３、３、
２４２、２６１．　４３３、４４２、４６１・・・リー
ド、３１ａ、３　ｌ　ｂ−・・人力整合スタブ、４１ａ
、４１ｂ−・・出力整合回路、１３１ａ、１３１ｂ、１
４１ａ、　　１４１ｂ、　　２４３−−−突起、　１３
５、１４５　・・・インタデジタル結合回路、２０１．
４０１−ＭＭＩＣ発振器チップ。代理人の氏名　弁理士　中尾敏男　はか１名菓　１１１
１賂　２　図１１３　　図ＩＱ）第４図第５図５０ｂ

Claims

【特許請求の範囲】

（１）半導体素子をリードフレーム上に固着し、前記リ
ードフレームに受動回路を形成し、前記半導体素子に所
定の機能を持たせて動作させるために必要な周辺回路の
少なくとも一部を前記受動回路で構成し、前記半導体素
子と前記リードフレームを誘電体材料で同時に封止した
ことを特徴とするマイクロ波回路用パッケージ。
（２）リードフレームに形成された受動回路が半導体素
子のバイアス回路であることを特徴とする請求項１に記
載のマイクロ波回路用パッケージ。
（３）リードフレームに形成された受動回路が容量性ス
タブ線路で構成されていることを特徴とする請求項１に
記載のマイクロ波回路用パッケージ。
（４）リードフレームに形成された受動回路が前記リー
ドフレームに形成された線路間のギャップで構成されて
いることを特徴とする請求項１に記載のマイクロ波回路
用パッケージ。
（５）半導体素子を用いた発振器と、リードフレームと
、誘電体材料で構成され、前記発振器の出力端子に接続
される前記リードフレームの端子の発振器近傍に容量性
のスタブ線路を前記リードフレームに一体化して設けた
ことを特徴とする請求項３に記載のマイクロ波回路用パ
ッケージ。
（６）半導体素子をリードフレーム上に固着し、前記半
導体素子と前記リードフレームを誘電体材料で同時に封
止し、前記半導体素子に所定の機能を持たせて動作させ
るために必要な周辺回路の少なくとも一部を前記リード
フレームに付随する容量性または誘導性の寄生素子で構
成したことを特徴とするマイクロ波回路用パッケージ。
（７）半導体素子に所定の機能を持たせて動作させるた
めに必要な周辺回路の少なくとも一部をリードフレーム
の終端容量で構成したことを特徴とする請求項６に記載
のマイクロ波回路用パッケージ。