JPH06268092A - 高周波用ｆｅｔおよび高周波ｆｅｔ用パッケージ - Google Patents
高周波用ｆｅｔおよび高周波ｆｅｔ用パッケージInfo
- Publication number
- JPH06268092A JPH06268092A JP5698693A JP5698693A JPH06268092A JP H06268092 A JPH06268092 A JP H06268092A JP 5698693 A JP5698693 A JP 5698693A JP 5698693 A JP5698693 A JP 5698693A JP H06268092 A JPH06268092 A JP H06268092A
- Authority
- JP
- Japan
- Prior art keywords
- bias
- fet
- high frequency
- coils
- frequency fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 abstract description 23
- 239000000126 substance Substances 0.000 abstract description 2
- 239000000919 ceramic Substances 0.000 description 7
- 238000000605 extraction Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
- Waveguide Connection Structure (AREA)
Abstract
(57)【要約】
【目的】 実装基板の小型化が可能な高周波用ＦＥＴを
提供する。 【構成】 基板６５の比誘電率の高いバイアス用素子形
成部上に、バイアスカットコンデンサ７２ｇ，７２ｄお
よびコイル７１ｇ，７１ｄを設けている。基板６５は、
実装するプリント基板より比誘電率が高い。バイアスカ
ットコンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７
１ｄのインピーダンスは比誘電率の平方根に反比例する
ので、バイアスカットコンデンサ７２ｇ，７２ｄおよび
コイル７１ｇ，７１ｄを形成する面積が小さくても、必
要なインピーダンスを得ることができる。
提供する。 【構成】 基板６５の比誘電率の高いバイアス用素子形
成部上に、バイアスカットコンデンサ７２ｇ，７２ｄお
よびコイル７１ｇ，７１ｄを設けている。基板６５は、
実装するプリント基板より比誘電率が高い。バイアスカ
ットコンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７
１ｄのインピーダンスは比誘電率の平方根に反比例する
ので、バイアスカットコンデンサ７２ｇ，７２ｄおよび
コイル７１ｇ，７１ｄを形成する面積が小さくても、必
要なインピーダンスを得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、高周波ＦＥＴ用パッ
ケージに関するものであり、特にその小型化に関する。
ケージに関するものであり、特にその小型化に関する。
【０００２】
【従来の技術】今日、ＢＳコンバータ等に広く高周波用
ＦＥＴが用いられている。従来の高周波用ＦＥＴ３１に
ついて説明する。図５に示すように、高周波用ＦＥＴ３
１においては、パッケージ３３内にマイクロ波ＦＥＴ素
子５０が収納されている。高周波用ＦＥＴ３１は、ソー
ス用リード４３ｓ，ドレイン用リード４３ｄ，ゲート用
リード４３ｇを備えている。
ＦＥＴが用いられている。従来の高周波用ＦＥＴ３１に
ついて説明する。図５に示すように、高周波用ＦＥＴ３
１においては、パッケージ３３内にマイクロ波ＦＥＴ素
子５０が収納されている。高周波用ＦＥＴ３１は、ソー
ス用リード４３ｓ，ドレイン用リード４３ｄ，ゲート用
リード４３ｇを備えている。
【０００３】高周波用ＦＥＴ３１は、同図に示すよう
に、プリント基板３０上に配置されたバイアスカットコ
ンデンサ４２およびコイル４１と接続され高周波回路２
０を構成する。図６に高周波回路２０の等価回路を示
す。
に、プリント基板３０上に配置されたバイアスカットコ
ンデンサ４２およびコイル４１と接続され高周波回路２
０を構成する。図６に高周波回路２０の等価回路を示
す。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような高周波用ＦＥＴ３１においては、次のような問題
があった。高周波回路２０において、高周波用ＦＥＴ３
１にはバイアスカットコンデンサ４２およびコイル４１
を接続して用いる。このバイアスカットコンデンサ４２
およびコイル４１については、高周波用ＦＥＴ３１に所
望のバイアス値を与える為、プリント基板３０上に所定
の大きさで形成する必要がある。したがって、高周波回
路の小型化には限界があった。
ような高周波用ＦＥＴ３１においては、次のような問題
があった。高周波回路２０において、高周波用ＦＥＴ３
１にはバイアスカットコンデンサ４２およびコイル４１
を接続して用いる。このバイアスカットコンデンサ４２
およびコイル４１については、高周波用ＦＥＴ３１に所
望のバイアス値を与える為、プリント基板３０上に所定
の大きさで形成する必要がある。したがって、高周波回
路の小型化には限界があった。
【０００５】この発明は、上記のような問題点を解決
し、実装基板の小型化が可能な高周波用ＦＥＴおよび高
周波ＦＥＴ用パッケージを提供することを目的とする。
し、実装基板の小型化が可能な高周波用ＦＥＴおよび高
周波ＦＥＴ用パッケージを提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１の高周波ＦＥＴ
用パッケージにおいては、バイアス用素子形成部および
ＦＥＴ素子載置部を有するとともに、少なくとも前記バ
イアス用素子形成部は比誘電率の高い物質で構成されて
いる基板、前記バイアス用素子形成部に形成されたＦＥ
Ｔ素子のバイアス用素子、前記バイアス用素子の外部接
続用端子、を備えたことを特徴とする。
用パッケージにおいては、バイアス用素子形成部および
ＦＥＴ素子載置部を有するとともに、少なくとも前記バ
イアス用素子形成部は比誘電率の高い物質で構成されて
いる基板、前記バイアス用素子形成部に形成されたＦＥ
Ｔ素子のバイアス用素子、前記バイアス用素子の外部接
続用端子、を備えたことを特徴とする。
【０００７】請求項２の高周波用ＦＥＴにおいては、請
求項１の高周波ＦＥＴ用パッケージ、前記高周波ＦＥＴ
用パッケージのＦＥＴ素子載置部に載置されたＦＥＴ素
子、を備えたことを特徴とする。
求項１の高周波ＦＥＴ用パッケージ、前記高周波ＦＥＴ
用パッケージのＦＥＴ素子載置部に載置されたＦＥＴ素
子、を備えたことを特徴とする。
【０００８】
【作用】請求項１の高周波ＦＥＴ用パッケージにおいて
は、比誘電率の高い物質で構成されたバイアス用素子形
成部に前記バイアス用素子を設けている。前記バイアス
用素子のインピーダンスは比誘電率の平方根に反比例す
るので、所望のインピーダンスを有するバイアス用素子
を小さく形成することができる。
は、比誘電率の高い物質で構成されたバイアス用素子形
成部に前記バイアス用素子を設けている。前記バイアス
用素子のインピーダンスは比誘電率の平方根に反比例す
るので、所望のインピーダンスを有するバイアス用素子
を小さく形成することができる。
【０００９】請求項２の高周波用ＦＥＴにおいては、前
記高周波ＦＥＴ用パッケージを備えている。したがっ
て、製造工程において、プリント基板のパターンのばら
つきによる特性変化を防止することができる。
記高周波ＦＥＴ用パッケージを備えている。したがっ
て、製造工程において、プリント基板のパターンのばら
つきによる特性変化を防止することができる。
【００１０】
【実施例】本発明の一実施例を図面に基づいて説明す
る。図３に本発明の一実施例による高周波用ＦＥＴ１を
示す。
る。図３に本発明の一実施例による高周波用ＦＥＴ１を
示す。
【００１１】図に示すように、高周波用ＦＥＴ１は、本
体部４１および本体部４１の上に設けられた蓋部４２を
備えている。
体部４１および本体部４１の上に設けられた蓋部４２を
備えている。
【００１２】図１を用いて、本体部４１について説明す
る。本体部４１は、基板６５、マイクロ波ＦＥＴ素子５
０、バイアスカットコンデンサ７２ｇ，７２ｄ、コイル
７１ｇ，７１ｄ、ドレインバイアス端子６８ｄ、および
ゲートバイアス端子６８ｇを備えている。
る。本体部４１は、基板６５、マイクロ波ＦＥＴ素子５
０、バイアスカットコンデンサ７２ｇ，７２ｄ、コイル
７１ｇ，７１ｄ、ドレインバイアス端子６８ｄ、および
ゲートバイアス端子６８ｇを備えている。
【００１３】基板６５は、ＦＥＴ素子載置部６６ｓおよ
びバイアス用素子形成部６６ａ、６６ｂを有している。
バイアス用素子形成部６６ａ、６６ｂは、比誘電率の高
い物質であるセラミックで構成されている。ＦＥＴ素子
載置部６６ｓは導電体で構成されており、マイクロ波Ｆ
ＥＴ素子５０が載置される。
びバイアス用素子形成部６６ａ、６６ｂを有している。
バイアス用素子形成部６６ａ、６６ｂは、比誘電率の高
い物質であるセラミックで構成されている。ＦＥＴ素子
載置部６６ｓは導電体で構成されており、マイクロ波Ｆ
ＥＴ素子５０が載置される。
【００１４】バイアス用素子形成部６６ａには、ドレイ
ン取出電極部６６ｄ、バイアスカットコンデンサ７２ｄ
およびコイル７１ｄが形成されている。同様に、バイア
ス用素子形成部６６ｂには、ゲート取出電極部６６ｇ、
バイアスカットコンデンサ７２ｇおよびコイル７１ｇが
形成されている。
ン取出電極部６６ｄ、バイアスカットコンデンサ７２ｄ
およびコイル７１ｄが形成されている。同様に、バイア
ス用素子形成部６６ｂには、ゲート取出電極部６６ｇ、
バイアスカットコンデンサ７２ｇおよびコイル７１ｇが
形成されている。
【００１５】マイクロ波ＦＥＴ素子５０のソース、ドレ
イン、ゲートは、ボンディングワイヤ５３によって、各
々ＦＥＴ素子載置部６６ｓ、ドレイン取出電極部６６
ｄ、ゲート取出電極部６６ｇと、ワイヤボンディングさ
れている。
イン、ゲートは、ボンディングワイヤ５３によって、各
々ＦＥＴ素子載置部６６ｓ、ドレイン取出電極部６６
ｄ、ゲート取出電極部６６ｇと、ワイヤボンディングさ
れている。
【００１６】ドレイン取出電極部６６ｄには、バイアス
カットコンデンサ７２ｄおよびコイル７１ｄが接続され
ている。バイアスカットコンデンサ７２ｄにはドレイン
用リード６７ｄが接続されている。コイル７１ｄにはド
レインバイアス端子６８ｄが接続されている。
カットコンデンサ７２ｄおよびコイル７１ｄが接続され
ている。バイアスカットコンデンサ７２ｄにはドレイン
用リード６７ｄが接続されている。コイル７１ｄにはド
レインバイアス端子６８ｄが接続されている。
【００１７】同様に、ゲート取出電極部６６ｇには、バ
イアスカットコンデンサ７２ｇおよびコイル７１ｇが接
続されている。バイアスカットコンデンサ７２ｇにはゲ
ート用リード６７ｇが接続されており、コイル７１ｇに
はゲートバイアス端子６８ｇが接続されている。
イアスカットコンデンサ７２ｇおよびコイル７１ｇが接
続されている。バイアスカットコンデンサ７２ｇにはゲ
ート用リード６７ｇが接続されており、コイル７１ｇに
はゲートバイアス端子６８ｇが接続されている。
【００１８】なお、ソース用リード６７ｓ、ドレイン用
リード６７ｄ、ゲート用リード６７ｇ、ドレインバイア
ス端子６８ｄおよびゲートバイアス端子６８ｇは、図２
に示すように、基板６５の裏面に接続されている。
リード６７ｄ、ゲート用リード６７ｇ、ドレインバイア
ス端子６８ｄおよびゲートバイアス端子６８ｇは、図２
に示すように、基板６５の裏面に接続されている。
【００１９】なお、本実施例においては、バイアスカッ
トコンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１
ｄでＦＥＴ素子のバイアス用素子を構成しており、ドレ
インバイアス端子６８ｄおよびゲートバイアス端子６８
ｇでＦＥＴ素子のバイアス用素子の外部接続端子を構成
している。
トコンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１
ｄでＦＥＴ素子のバイアス用素子を構成しており、ドレ
インバイアス端子６８ｄおよびゲートバイアス端子６８
ｇでＦＥＴ素子のバイアス用素子の外部接続端子を構成
している。
【００２０】このように、本実施例においては、基板６
５の上にバイアスカットコンデンサ７２ｇ，７２ｄおよ
びコイル７１ｇ，７１ｄを設けている。基板６５は、プ
リント基板３０（図５参照）よりも比誘電率が高い。こ
こで、バイアスカットコンデンサ７２ｇ、７２ｄおよび
コイル７１ｇ，７１ｄのインピーダンスは比誘電率の平
方根に反比例するので、バイアスカットコンデンサ７２
ｇ，７２ｄおよびコイル７１ｇ，７１ｄを形成する面積
が小さくても、必要なインピーダンスを得ることができ
る。
５の上にバイアスカットコンデンサ７２ｇ，７２ｄおよ
びコイル７１ｇ，７１ｄを設けている。基板６５は、プ
リント基板３０（図５参照）よりも比誘電率が高い。こ
こで、バイアスカットコンデンサ７２ｇ、７２ｄおよび
コイル７１ｇ，７１ｄのインピーダンスは比誘電率の平
方根に反比例するので、バイアスカットコンデンサ７２
ｇ，７２ｄおよびコイル７１ｇ，７１ｄを形成する面積
が小さくても、必要なインピーダンスを得ることができ
る。
【００２１】なお、高周波用ＦＥＴ１においては、ドレ
インバイアス端子６８ｄおよびゲートバイアス端子６８
ｇを備えている。したがって、プリント基板３０に実装
する際バイアス供給部の設計自由度が高い。例えば、プ
リント基板３０の裏側からでもバイアスを供給すること
ができる。
インバイアス端子６８ｄおよびゲートバイアス端子６８
ｇを備えている。したがって、プリント基板３０に実装
する際バイアス供給部の設計自由度が高い。例えば、プ
リント基板３０の裏側からでもバイアスを供給すること
ができる。
【００２２】ところで、プリント基板３０上には他の周
辺回路（電源安定供給部等）も設けられる。この周辺回
路形成部を含めてプリント基板３０全体をセラミックで
構成することも考えられる。しかし、前記周辺回路形成
部についてはセラミックで構成しても形成面積を小さく
することはできない。すなわち、このような構成では、
小型化できない部分をも高価なセラミックで構成すると
となる。これに対して、本実施例においては、バイアス
カットコンデンサ７２ｇ、７２ｄおよびコイル７１ｇ，
７１ｄのみをバイアス用素子形成部６６ａ、６６ｂ上に
形成するようにしている。したがって、効率的に小型化
することができる。
辺回路（電源安定供給部等）も設けられる。この周辺回
路形成部を含めてプリント基板３０全体をセラミックで
構成することも考えられる。しかし、前記周辺回路形成
部についてはセラミックで構成しても形成面積を小さく
することはできない。すなわち、このような構成では、
小型化できない部分をも高価なセラミックで構成すると
となる。これに対して、本実施例においては、バイアス
カットコンデンサ７２ｇ、７２ｄおよびコイル７１ｇ，
７１ｄのみをバイアス用素子形成部６６ａ、６６ｂ上に
形成するようにしている。したがって、効率的に小型化
することができる。
【００２３】つぎに、図４を用いて筐体部である蓋部４
２について説明する。図４は、図３の高周波用ＦＥＴ１
を矢印αから見た矢視図である。図に示すように蓋部４
２は、セラミックのリング５１、セラミックのフタ１０
を備えている。リング５１とフタ１０とは金属で構成さ
れた接着材料部９を介してハンダ付けされている。な
お、リング５１と基板６５とは接着剤で接着される。
２について説明する。図４は、図３の高周波用ＦＥＴ１
を矢印αから見た矢視図である。図に示すように蓋部４
２は、セラミックのリング５１、セラミックのフタ１０
を備えている。リング５１とフタ１０とは金属で構成さ
れた接着材料部９を介してハンダ付けされている。な
お、リング５１と基板６５とは接着剤で接着される。
【００２４】このように、高周波用ＦＥＴ１において
は、蓋部４２は、ＦＥＴ素子５０およびバイアスカット
コンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１ｄ
を覆っている。したがって、製造工程において、プリン
ト基板のエッチング精度等によりバイアスカットコンデ
ンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１ｄの特性
が変化することを防止できる。とくに、高周波用ＦＥＴ
においては、プリント基板のエッチング精度等によりコ
イル等の寸法精度がばらつくが問題となる。したがっ
て、本発明によって、ばらつきの小さい高周波用ＦＥＴ
を提供することができる。
は、蓋部４２は、ＦＥＴ素子５０およびバイアスカット
コンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１ｄ
を覆っている。したがって、製造工程において、プリン
ト基板のエッチング精度等によりバイアスカットコンデ
ンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１ｄの特性
が変化することを防止できる。とくに、高周波用ＦＥＴ
においては、プリント基板のエッチング精度等によりコ
イル等の寸法精度がばらつくが問題となる。したがっ
て、本発明によって、ばらつきの小さい高周波用ＦＥＴ
を提供することができる。
【００２５】なお、本実施例においては、バイアスカッ
トコンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１
ｄを基板６５上に設けたが、どちらか一方だけを基板６
５上に設けるようにしてもよい。これによっても、バイ
アスカットコンデンサ７２ｇ，７２ｄまたはコイル７１
ｇ，７１ｄを形成する面積を縮小することができる。ま
た、本実施例においては、ＦＥＴ素子載置部６６ｓを導
電体で構成したが、ＦＥＴ素子載置部６６ｓをセラミッ
ク等の比誘電率の高い物質で構成し、ソース取出電極部
を設けるようにしてもよい。
トコンデンサ７２ｇ，７２ｄおよびコイル７１ｇ，７１
ｄを基板６５上に設けたが、どちらか一方だけを基板６
５上に設けるようにしてもよい。これによっても、バイ
アスカットコンデンサ７２ｇ，７２ｄまたはコイル７１
ｇ，７１ｄを形成する面積を縮小することができる。ま
た、本実施例においては、ＦＥＴ素子載置部６６ｓを導
電体で構成したが、ＦＥＴ素子載置部６６ｓをセラミッ
ク等の比誘電率の高い物質で構成し、ソース取出電極部
を設けるようにしてもよい。
【００２６】
【発明の効果】請求項１の高周波ＦＥＴ用パッケージに
おいては、比誘電率の高いバイアス用素子形成部上に前
記バイアス用素子を設けているので、所望のインピーダ
ンスを有するバイアス用素子を小さく形成することがで
きる。したがって、実装基板の小型化が可能な高周波用
ＦＥＴを提供することができる。
おいては、比誘電率の高いバイアス用素子形成部上に前
記バイアス用素子を設けているので、所望のインピーダ
ンスを有するバイアス用素子を小さく形成することがで
きる。したがって、実装基板の小型化が可能な高周波用
ＦＥＴを提供することができる。
【００２７】請求項２の高周波用ＦＥＴにおいては、前
記高周波ＦＥＴ用パッケージを備えている。これによ
り、特性ばらつきの小さい高周波用ＦＥＴを提供するこ
とができる。
記高周波ＦＥＴ用パッケージを備えている。これによ
り、特性ばらつきの小さい高周波用ＦＥＴを提供するこ
とができる。
【図１】本体部４１の構造を示す斜視図である。
【図２】本体部４１の構造を示す裏面斜視図である。
【図３】高周波用ＦＥＴ１の構造を示す外観斜視図であ
る。
る。
【図４】高周波用ＦＥＴ１の構造を示す側面図である。
【図５】従来の高周波用ＦＥＴ３１をプリント基板３０
に配置した状態を示す図である。
に配置した状態を示す図である。
【図６】高周波回路２０の等価回路を示す図である。
１０・・・・・・・・フタ ５０・・・・・・・・マイクロ波ＦＥＴ素子 ５１・・・・・・・・リング ６５・・・・・・・・基板 ６６ｓ・・・・・・・ＦＥＴ素子載置部 ６６ａ，６６ｂ・・・バイアス用素子形成部 ６８ｄ・・・・・・・ドレインバイアス端子 ６８ｇ・・・・・・・ゲートバイアス端子 ７１ｄ，７１ｇ・・・コイル ７２ｄ，７２ｇ・・・バイアスカットコンデンサ
Claims (2)
- 【請求項１】バイアス用素子形成部およびＦＥＴ素子載
置部を有するとともに、少なくとも前記バイアス用素子
形成部は比誘電率の高い物質で構成されている基板、 前記バイアス用素子形成部に形成されたＦＥＴ素子のバ
イアス用素子、 前記バイアス用素子の外部接続用端子、 を備えたことを特徴とする高周波ＦＥＴ用パッケージ。 - 【請求項２】請求項１の高周波ＦＥＴ用パッケージ、 前記高周波ＦＥＴ用パッケージのＦＥＴ素子載置部に載
置されたＦＥＴ素子、 を備えたことを特徴とする高周波用ＦＥＴ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5698693A JPH06268092A (ja) | 1993-03-17 | 1993-03-17 | 高周波用ｆｅｔおよび高周波ｆｅｔ用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5698693A JPH06268092A (ja) | 1993-03-17 | 1993-03-17 | 高周波用ｆｅｔおよび高周波ｆｅｔ用パッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06268092A true JPH06268092A (ja) | 1994-09-22 |
Family
ID=13042823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5698693A Pending JPH06268092A (ja) | 1993-03-17 | 1993-03-17 | 高周波用ｆｅｔおよび高周波ｆｅｔ用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06268092A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2770340A1 (fr) * | 1997-10-27 | 1999-04-30 | Centre Nat Rech Scient | Procede pour fabriquer un substrat localement inhomogene d'un circuit hyperfrequence, substrats, circuits et interconnexions ainsi realises |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228302A (ja) * | 1988-03-09 | 1989-09-12 | Matsushita Electric Ind Co Ltd | マイクロ波回路用パッケージ |
| JPH0239553A (ja) * | 1988-07-29 | 1990-02-08 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03217103A (ja) * | 1990-01-23 | 1991-09-24 | Matsushita Electron Corp | 半導体装置 |
-
1993
- 1993-03-17 JP JP5698693A patent/JPH06268092A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01228302A (ja) * | 1988-03-09 | 1989-09-12 | Matsushita Electric Ind Co Ltd | マイクロ波回路用パッケージ |
| JPH0239553A (ja) * | 1988-07-29 | 1990-02-08 | Mitsubishi Electric Corp | 半導体装置 |
| JPH03217103A (ja) * | 1990-01-23 | 1991-09-24 | Matsushita Electron Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2770340A1 (fr) * | 1997-10-27 | 1999-04-30 | Centre Nat Rech Scient | Procede pour fabriquer un substrat localement inhomogene d'un circuit hyperfrequence, substrats, circuits et interconnexions ainsi realises |
| WO1999022404A1 (fr) * | 1997-10-27 | 1999-05-06 | Centre National De La Recherche Scientifique | Procede pour fabriquer un substrat localement inhomogene d'un circuit hyperfrequence, substrats, circuits et interconnexions ainsi realises |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| GB2269935A (en) | Compact semiconductor device with moulded body | |
| JPH07193182A (ja) | 半導体装置 | |
| JPH0786460A (ja) | 半導体装置 | |
| JPH0766949B2 (ja) | Ｉｃパッケージ | |
| US6359536B1 (en) | High frequency multi-layer module with electronic component receiving aperture and conductive via | |
| JP3161831B2 (ja) | 回路素子モジュール | |
| JPH06268092A (ja) | 高周波用ｆｅｔおよび高周波ｆｅｔ用パッケージ | |
| JPH0773282A (ja) | 高周波回路装置 | |
| JPH0998005A (ja) | 配線基板 | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
| JPH02291140A (ja) | 超高周波帯実装構造 | |
| EP0756350A1 (en) | Dielectric resonator, dielectric filter using the resonator, and production method of the dielectric filter | |
| JPH09260522A (ja) | 半導体装置 | |
| JPH07122680A (ja) | 混成集積回路装置 | |
| JP2974195B2 (ja) | マイクロ波ｉｃ用パッケージ | |
| JP2944155B2 (ja) | 高周波回路基板装置 | |
| JP2558769Y2 (ja) | 誘電体共振子 | |
| JP2624370B2 (ja) | 高周波集積回路 | |
| JP2788938B2 (ja) | 高周波用フレキシブル配線板 | |
| WO2003032385A1 (en) | High frequency ic package, high frequency unit using it, and method for manufacturing the same | |
| JP2900736B2 (ja) | インピーダンス変換素子 | |
| JPH04261206A (ja) | 増幅器 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 |