JPH01228326A - 診断回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目　次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 ■、実施例と第１図との対応関係 ■、実施例の構成 ■、実施例の動作 （ｉ）パターンの比較要領 （１１）診断回路の詳細動作 ■、実施例のまとめ ■１発明の変形態様 発明の効果 〔概　要〕 音声符号化回路においてハードウェアの動作確認を行な
うようにした診断回路に関し、診断回路を簡略化するこ
とを目的とし、試験データと被診断装置を介した被試験
データとを比較して被診断装置の診断を行なう診断回路
において、複数ワードから成る２つの入力データが順次
入力され、加算を行なう加算手段と、複数ワードから成
る２つの入力データが順次入力され、減算を行なう減算
手段と、減算手段の減算結果に応じて被診断装置の診断
を行なう判別手段とを備え、試験データと被試験データ
の何れか一方を第１データとして加算手段に供給し、加
算手段において第１データと減算手段による減算結果と
の加算を行なうと共に、試験データと被試験データの他
方を第２データとして減算手段に供給し、減算手段にお
いて第２データと加算手段による加算結果との減算を行
なうように構成する。

〔産業上の利用分野〕

本発明は、診断回路に関し、特に、音声符号化回路にお
いてハードウェアの動作確認を行なうようにした診断回
路に関するものである。

〔従来の技術〕

近年、情報圧縮技術の発達に伴って、音声信号（アナロ
グ信号）の音質を維持しながら少ない容量の音声情報（
ディジタルデータ）に変換する方式が開発されている。

例えば、パルス符号化（以後ＰＣＭと称する）方式、適
応差分ＰＣＭ方式等を用いて高効率符号化を行なって、
外部の伝送路や記憶装置に圧縮データを供給すると共に
、外部の伝送路や記憶装置から供給された圧縮データを
復号化して音声信号を得ることができる。

このような一連の処理を行なうための装置が音声符号化
回路であり、音声符号化回路によって、音声信号の符号
化（データの圧縮）及び圧縮データの復号化を行なうこ
とができる。

音声符号化回路において、自己のハードウェアが正常に
機能しているか否かの診断を行なう場合があり、この診
断回路の一例を第５図に示す。

図に示した診断回路は、ｎワードデータの加算を行なう
２つのｎワード加算器５１１，５２１と、ビット単位の
減算動作を行なう減算器５３１と、入力されるシリアル
データを順次格納するシフトレジスタ５４１と、データ
のデコード動作を行なうデコーダ５５１と、データのラ
ッチを行なうフリップフロップ（ＦＦ）５６１とを備え
ている。

ｎワード加算器５１１は、ビット単位の加算動作を行な
う加算器５１３と、入力データの１ビツト遅延を行なう
遅延回路５１５と、ワードを構成する所定ビット数のデ
ータを格納するシフトレジスタ５１７とを備えている。

同様に、ｎワード加算器５２１は、加算器５２３．遅延
回路５２５゜シフトレジスタ５２７を備えている。

加算器５１３の一方の入力端には、ｎワードから成るテ
ストパターン（シリアルデータ、音声符号化回路が正常
であるときの結果パターン（後述）に等しいと期待され
るデータ）が順次入力される。

加算器５１３での加算結果は遅延回路５１５及びシフト
レジスタ５１７を介して加算器５１３の他方の入力端に
入力されるので、ｎワード加算器５１１においてテスト
パターンの各ワードデータの加算が行なわれる。

同様に、ｎワード加算器５２１の加算器５２３の一方の
入力端には、上述のテストパターンを音声符号化回路に
て符号化（データ圧縮）及び復号化（データ復元）した
結果パターン（被テストパターン）が入力され、ｎワー
ド加算器５２１において結果パターンの各ワードデータ
の加算が行なわれる。

ｎワード加算器５１１の加算器５１３及びｎワード加算
器５２１の加算器５２３から出力される加算結果（シリ
アルデータ）は、順次減算器５３１に入力される。減算
器５３１は、２つの入力データの差分を求めて、結果を
シフトレジスタ５４１に供給する。

シフトレジスタ５４１は、入力された差分結果をワード
単位で格納する。従って、ｎワード加算器５１１からの
出力とｎワード加算器５２１からの出力が等しいときに
、シフトレジスタ５４１からはワードを構成しているビ
ット数分のデータ“０°′が出力され、それらのビット
データをデコーダ５５１でデコードする。例えば、全ビ
ットが“０″であるときにデコーダ５５１から出力°“
１′′をフリップフロップ５６１に供給し、この出力“
ｌ“はチエツク信号によって診断回路の外部に取り出す
ことができる。

〔発明が解決しようとする課題〕

ところで、上述した従来方式にあっては、入力されたｎ
ワード分のシリアルデータに対して、ｎワード加算器５
１１及びｎワード加算器５２１においてワード単位の加
算を行なっていたため、ワード長のデータを保持するシ
フトレジスタ５１７及びシフトレジスタ５２７が必要で
あり、診断回路の規模が大きくなるという問題点があっ
た。

特に、音声信号のサンプリング精度を上げるためにワー
ドのビット数を多くすればするほどシフトレジスタ５１
７及びシフトレジスタ５２７の規模も大きくなることに
なる。

本発明は、このような点にかんがみて創作されたもので
あり、簡略化した診断回路を提供することを目的として
いる。

〔課題を解決するための手段〕

第１図は、本発明の診断回路の原理ブロック図である。

図において、試験データと被診断装置を介した被試験デ
ータとを比較して被診断装置の診断を行なう診断回路に
おける加算手段１１１は、複数ワードから成る２つの入
力データが順次入力され、加算を行なう。

減算手段１２１は、複数ワードから成る２つの入力デー
タが順次入力され、減算を行なう。

判別手段１３１は、減算手段１２１の減算結果に応じて
被診断装置の診断を行なう。

全体として、試験データと被試験データの何れか一方を
第１データ１１３として加算手段１１１に供給し、加算
手段１１１において第１データ１１３と減算手段１２１
による減算結果との加算を行なうと共に、試験データと
被試験データの他方を第２データ１２３として減算手段
１２１に供給し、減算手段１２１において第２データ１
２３と加算手段１１１による加算結果との減算を行なう
ように構成されている。

〔作　用〕

試験データと被診断装置を介した被試験データの一方が
第１データ１１３として加算手段１１１に、他方が第２
データ１２３として減算手段１２１に供給される。

減算手段１２１は、供給された第２データ１２３と加算
手段１１１の加算結果との減算を行なう。

加算手段１１１は、供給された第１データ１１３と減算
手段１２１の減算結果との加算を行なう。

また、減算手段１２１による減算結果は判別手段１３１
に供給され、判別手段１３１は供給された減算結果に応
じて被診断装置の診断を行なう。

本発明にあっては、減算手段１２１による減算結果と第
１データ１１３とを加算し、その結果と第２データ１２
３との減算結果に応じて被診断装置の診断を行なうこと
により、第１データ、第２データのそれぞれを保持する
必要がなく、従ってそれらを保持するシフトレジスタが
不要となるため、診断回路を簡略化することができる。

〔実施例〕

以下、図面に基づいて本発明の実施例について詳細に説
明する。

第２図は、本発明の一実施例における診断回路の構成を
示す。また、第３図は診断回路２１１の詳細構成を示す
。

Ｌ　　　１と　１゛との・心　、 ここで、本発明の実施例と第１図との対応関係を示して
おく。

加算手段１１１は、加算器３１１に相当する。

第１データ１１３は、加算器３１１に供給されるテスト
パターンに相当する。

減算手段１２１は、減算器３２１．シフトレジスタ３２
３に相当する。

第２データ１２３は、減算器３２１に供給される結果パ
ターンに相当する。

判別手段１３１は、デコーダ３３１．フリップフロップ
３３３に相当する。

以上のような対応関係があるものとして、以下本発明の
実施例について説明する。

ニー尖施拠■構威 第２図において、本発明を適用した音声符号化回路２０
０は、音声信号（アナログ信号）をディジタルデータに
変換するアナログ−ディジタル（Ａ／Ｄ　）変換器２３
１と、ディジタルデータを音声信号に変換するディジタ
ル−アナログ（Ｄ／Ａ）変換器２６１と、データの高能
率符号化（例えば適用差分ＰＣＭによるデータ圧縮）を
行なう高能率符号化部２４１と、符号化されたデータを
復号化する高能率復号化器２５１と、テストパターンを
発生するパターン発生部１２１と、高能率符号化部２４
１及び高能率復号化器２５１の機能診断を行なう診断回
路２１１と、３つの接続切換え用スイッチ２７１，２７
３，２７５とを備えている。

Ａ／Ｄ変換器２３１の入力端には音声信号が入力される
。Ａ／Ｄ変換器２３１の出力端はスイッチ２７１を介し
て高能率符号化部２４１の入力端に接続され、高能率符
号化部２４１の出力端は外部の伝送路に接続されている
。

また、外部の伝送路から供給される符号化データは、ス
イッチ２７３を介して高能率復号化器２５１の入力端に
入力される。高能率復号化器２５１の出力端はスイッチ
２７５を介してＤ／Ａ変換器２６１の入力端に接続され
、Ｄ／Ａ変換器２６１の出力端からは音声信号が出力さ
れる。

パターン発生部１２１の出力端は、診断回路２１１の入
力端及びスイッチ２７５に接続されている。また、スイ
ッチ２７５の一端はスイッチ２７１に接続されており、
機能診断のためにスイッチ２７５及びスイッチ２７１を
切り換えることにより、パターン発生部１２１の出力端
がスイッチ２７５及びスイッチ２７１を介して高能率符
号化部２４１の入力端に接続された状態になる。

また、高能率符号化部２４１の出力端はスイッチ２７３
に接続されており、機能診断のためにスイッチ２７３を
切り換えることにより、高能率符号化部２４１の出力端
がスイッチ２７３を介して高能率復号化器２５１の入力
端に接続された状態になる。

更に、貰能率復号化器２５１の出力端は診断回路２１１
の入力端に接続されている。従って、機能診断時に３つ
のスイッチ２７５，２７１．２７３を切り換えることに
より、パターン発生部１２１から出力されたテストパタ
ーンは、高能率符号化部２４１及び高能率復号化器２５
１を介して診断回路２１１に供給されることになる。

第３図は、音声符号化回路２００内の診断回路２１１の
詳細構成を示す。図において、診断回路２１１は、ビッ
ト単位の加算動作を行なう加算器３１１と、ビット単位
の減算動作を行なう減算器３２１と、１ワ一ド分のビッ
トデータを格納するシフトレジスタ３２３と、データの
デコード動作を行なうデコーダ３３１と、データのラッ
チを行なうフリップフロップ３３３とを備えている。

加算器３１１の一方の入力端にはパターン発生部１２１
から供給されるテストパターン（シリアルデータ）が入
力され、他方の入力端にはシフトレジスタ３２３のシリ
アル出力端から出力されるシリアルデータが入力される
。

加算器３１１の出力端は減算器３２１の一方の入力端に
接続されており、減算器３２１の他方の入力端には高能
率符号化部２４１及び高能率復号化器２５１を介して供
給される結果パターン（シリアルデータ）が入力される
。

減算器３２１の出力端はシフトレジスタ３２３のシリア
ル入力端に接続されており、シフトレジスタ３２３のパ
ラレル出力端はデコーダ３３１の入力端に接続されてい
る。

また、デコーダ３３１の出力端はフリップフロップ３３
３の入力端に接続されており、フリップフロップ３３３
ではデコーダ３３１の出力をチエツク信号に応じてラッ
チする。尚、このチエツク信号は診断回路２１１の外部
（パターン発生部１２１あるいは音声符号化回路２００
の外部の制御装置（図示せず）等）から供給されるもの
とする。

−１−スｌ側１螺腹作 次に、上述した本発明実施例の動作を説明する。

第４図は、診断回路２１１に供給されるテストパターン
及び結果パターンを示す。テストパターンは、パターン
発生部１２１から診断回路２１１に直接供給されるパタ
ーンデータであり、正弦波パターンの絶対値として表現
される。

また、結果パターンは、診断回路２１１から出力される
テストパターンを高能率符号化部２４１で符号化し、更
に高能率復号化器２５１で復号化したパターンデータで
あり、高能率符号化部２４１及び高能率復号化器２５１
が正常であれば、テストパターンと等しくなる。但し、
高能率符号化部２４１及び高能率復号化器２５１を介し
ているため、テストパターンと結果パターンの位相は通
常ずれている（例えば、第４図に示すように２ワ一ド分
の位相差があるものとする）。

尚、テストパターン及び結果パターンの各ワードは１４
ビツトで構成するものとし、第４図における各ワードデ
ータ（テストパターンａｌ＋ａ２＋ａ３、・・・、結果
パターンｂ１．ｂ！＋ｂ３．・・・）は１０進数で表し
た。

以下、第２図〜第４図を参照する。

（ｉ　パターンの　９ いま、テストパターンをデータＡ、結果パターンをテー
ク８２減算器３２１におけるデータＡとデータＢと誤差
信号（減算結果）をデータＤとする。

Ｂ−Ａ＝Ｄ・・・・・・　・　・・・　（１）であり、
この（１）式を変形して、 Ｂ−（Ａ＋Ｄ）＝Ｏ・・・・・・　（２）となる。従っ
て、（２）式のＡ＋Ｄの演算を加算器３１１によって行
ない、その結果とデータＢとの減算を減算器３２１によ
って行なうようにする。

高能率符号化部２４１及び高能率復号化器２５１が正常
であれば、データＤを半周期分加算すると′０°°に収
束するので、（２）式の演算を半周期分実施し、その結
果によって回路の診断を行なう。

ｊ　　　　　ま〉　　　　口　　　　の−先ず、加算器
３１１の一方の入力端にテストパターンとしてデータａ
＋（＝７１７）に対応するシリアルデータが順次入力さ
れる。

加算器３１１の他方の入力端には、シフトレジスタ３２
３に格納されているビットデータ“０″“（診断動作に
先立って１４ビツト分の“０”が格納されている）が順
次入力される。

加算器３１１は、入力される２つのビットデータを順次
加算してその結果を減算器３２．１の一方の入力端に入
力する。

減算器３２１の他方の入力端には、結果パターンとして
データｂ、（＝３０５７）に対応するシリアルデータが
順次入力される。

減算器３２１は、データｂ＋に対応するシリアルデータ
から加算器３１１の出力（シリアルデータ）を減算し、
その結果をシフトレジスタ３２３に入力する。

シフトレジスタ３２３は、減算器３２１から入力された
ビットデータを順次取り込み、１４ビツト（１ワ一ド分
）のデータを格納する。

次に、加算器３１１の一方の入力端にはテストパターン
としてデータａ！　　（＝２０４３）に対応するシリア
ルデータが順次入力され、加算器３１１の他方の入力端
には上述でシフトレジスタ３２３に格納した減算器３２
１の減算結果が入力される。

以後、加算器３１１は入力される２つのシリアルデータ
を順次加算し、減算器３２１は、結果パターンとして入
力されるデータｂ２からこの加算結果を減算する。

このような加算器３１１における加算動作及び減算器３
２１における減算動作を半周期骨（第４図におけるデー
タａ、〜ａ、あるいはデータｂ。

〜ｂ７に相当、図におけるＴ／２の範囲）繰り返す。

このときシフトレジスタ３２３に格納された１ワードの
各ビットデータはデコーダ３３１に供給され、デコーダ
３３１は、シフトレジスタ３２３から供給されるビット
データが全て“０′°のときに出力“１°”をフリップ
フロップ３３３に供給する。

このデコーダ３３１からの出力はチエツク信号に同期し
てフリップフロップ３３３にラッチされる。

以後、音声符号化回路２００の外部の制御装置等は、こ
のフリップフロップ３３３からの出力が“１゛であると
きに、高能率符号化部２４１及び高能率復号化器２５１
の動作が正常であると判断し、フリップフロップ３３３
の出力が“０”であるときに、高能率符号化部２４１あ
るいは高能率復号化器２５１の動作に異常があることを
判断する。

ｎのまとめ このように、テストパターンを加算器３１１に、結果パ
ターンを減算器３２１に入力する。加算器３１１は、入
力されたテストパターンと誤差信号（加算器３１１によ
る加算結果と結果パターンとの減算結果であり、シフト
レジスタ３２３に格納されたデータ）とを加算し、更に
減算器３２１は、結果パターンからこの加算結果を減算
する。減算結果はシフトレジスタ３２３に格納する。こ
の動作を半周期骨繰り返し、その後シフトレジスタ３２
３に格納されたビットデータが全てＩＩ　Ｏ１１である
ときに高能率符号化部２４１及び高能率復号化器２５１
が正常であると診断する。

従って、テストパターン、結果パターンを予め所定ワー
ド加算する必要がなく、そのためのシフトレジスタが不
要となり、診断回路２１１の構成を簡略化することがで
きる。

Ｖ　　　　　日　の　・　ノ　誼 なお、上述した本発明の実施例にあっては、半周期経過
後に診断回路２１１にチエツク信号を供給するようにし
たが、チエツク信舟を供給するタイミングを半周期の整
数倍後とすることで診断精度を上げることができる。

また、実施例では、テストパターンと誤差信号とを加算
するようにしたが、結果パターンと誤差信号を加算する
ようにしてもよい。

更に、「１．実施例と第１図との対応関係」において、
本発明と実施例との対応関係を説明しておいたが、これ
に限られることはなく、本発明には各種の変形態様があ
ることは当業者であれば容易に推考できるであろう。

〔発明の効果〕

上述したように、本発明によれば、減算手段による減算
結果と第１データ（試験データと被試験データの一方）
とを加算し、その結果と第２データ（試験データと被試
験データの他方）との減算結果に応じて被診断装置の診
断を行なうことにより、診断回路を簡略化することがで
きるので、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明の診断回路の原理ブロック図、第２図は
本発明の一実施例の診断回路の構成図、第３図は実施例
の診断回路の詳細構成図、第４図は実施例の診断回路に
供給されるパターンデータの説明図、 第５図は従来例の診断回路の構成図である。 図において、 １１１は加算手段、 １１３は第１データ、 １２１は減算手段、 １２３は第２データ、 １３１は判別手段、 ２００は音声符号化回路、 ２１１は診断回路、 １２１はパターン発生部、 ２３１はＡ／Ｄ変換器、 ２４１は高能率符号化部、 ２５１は高能率復号化器、 ２６１はＤ／Ａ変換器、 ２７１．２７３，２７５はスイッチ、 ３１１は加算器、 ３２１は減算器、 ３２３はシフトレジスタ、 ３３１はデコーダ、 ３３３はフリップフロップである。 不４ト明の原理ブｂ１，７図 第１図 恒禰唸ど　　　　　　≦】Ｉ勾２−？ ェ゛７ ベら　　　　　　　　　帆

Claims (1)

【特許請求の範囲】
1. （１）試験データと被診断装置を介した被試験データと
   を比較して前記被診断装置の診断を行なう診断回路にお
   いて、 複数ワードから成る２つの入力データが順次入力され、
   加算を行なう加算手段（１１１）と、複数ワードから成
   る２つの入力データが順次入力され、減算を行なう減算
   手段（１２１）と、前記減算手段（１２１）の減算結果
   に応じて前記被診断装置の診断を行なう判別手段（１３
   １）と、 を備え、前記試験データと前記被試験データの何れか一
   方を第１データ（１１３）として前記加算手段（１１１
   ）に供給し、前記加算手段（１１１）において前記第１
   データ（１１３）と前記減算手段（１２１）による減算
   結果との加算を行なうと共に、前記試験データと前記被
   試験データの他方を第２データ（１２３）として前記減
   算手段（１２１）に供給し、前記減算手段（１２１）に
   おいて前記第２データ（１２３）と前記加算手段（１１
   １）による加算結果との減算を行なうように構成したこ
   とを特徴とする診断回路。