JPS60200622A - アナログ出力回路の異常診断装置 - Google Patents
アナログ出力回路の異常診断装置Info
- Publication number
- JPS60200622A JPS60200622A JP59056071A JP5607184A JPS60200622A JP S60200622 A JPS60200622 A JP S60200622A JP 59056071 A JP59056071 A JP 59056071A JP 5607184 A JP5607184 A JP 5607184A JP S60200622 A JPS60200622 A JP S60200622A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- analog
- analog output
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Testing And Monitoring For Control Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
プロセス制御装置等に使用される制御回路（例えばマイ
クロコンピュータなど）のアナログ出力信号は、例えば
、４〜２０ｍＡの直流信号が使用され、アクチュエータ
としての制御弁などを駆動するために使用される。この
ため、このアナログ信号を出力するアナログ出力回路の
故障は影響が非常に大きく、常に正しいアナログ出力が
保持されている必要がある。
クロコンピュータなど）のアナログ出力信号は、例えば
、４〜２０ｍＡの直流信号が使用され、アクチュエータ
としての制御弁などを駆動するために使用される。この
ため、このアナログ信号を出力するアナログ出力回路の
故障は影響が非常に大きく、常に正しいアナログ出力が
保持されている必要がある。
本発明はこの種のアナログ出力回路の故障診断装置に関
する。
する。
第１図には一般的なマイクロプロセッサを用いたプロセ
ス制御装置の構成が示されている。同図においてマイク
ロプロセッサＪはデータバス３を介して、メモリ２、セ
ンサ８からのアナログ入力信号を受けるアナログ入力回
路４、制御弁９ヘアナログ出力信号を出力するアナログ
出力回路５、接点信号１０を受けるディジタル入力回路
６、オンオフ弁１１に出力信号を出すディジタル出力回
路７と接続さオしている。
ス制御装置の構成が示されている。同図においてマイク
ロプロセッサＪはデータバス３を介して、メモリ２、セ
ンサ８からのアナログ入力信号を受けるアナログ入力回
路４、制御弁９ヘアナログ出力信号を出力するアナログ
出力回路５、接点信号１０を受けるディジタル入力回路
６、オンオフ弁１１に出力信号を出すディジタル出力回
路７と接続さオしている。
上記構成においてマイクロプロセッサ１は、メモリ２に
格納されている制御プｂグラムに従ってセンサ８の信号
を取り込み、制御演算を行い、その演算結果を制御弁９
へ出力する等して、プロセスの制御を行う。
格納されている制御プｂグラムに従ってセンサ８の信号
を取り込み、制御演算を行い、その演算結果を制御弁９
へ出力する等して、プロセスの制御を行う。
第２図に従来のアナログ出力回路の構成を示す。
アドレス信号３１０を受け、デコーダ２０１によりデコ
ードし、Ｄ／Ａ変換回路選択信号２１１゜２１２．２１
．３により、データバス３２０のデータを選択されたＤ
／Ａ変換回路２３１，２３２゜２３３に対応するラッチ
回路２２１，２２２゜２２３にラッチする。ラッチされ
たデータは、Ｄ／Ａ変換回路２３１，２３２，２３３に
よりアナログ出力信号２４１，２４２，２４３として、
出力される。同時にこれのアナログ出方信号２４１゜２
４２．２４３はアナログ信号３ ］、 Ｏにより動作す
るマルチプレクサ２５０により選択的にＡ／Ｄ変換器２
６０に取り込まれる。そしてＡ／Ｄ変換器２６０により
ディジタル信号に変換された後にデータバス３３０を介
して図示していないマイクロプロセッサに読み込まれ、
マイクロプロセッサは読み込まれたデータと内部に予め
記憶されているデータとを比較し、アナログ出力回路の
異常判定を行う。
ードし、Ｄ／Ａ変換回路選択信号２１１゜２１２．２１
．３により、データバス３２０のデータを選択されたＤ
／Ａ変換回路２３１，２３２゜２３３に対応するラッチ
回路２２１，２２２゜２２３にラッチする。ラッチされ
たデータは、Ｄ／Ａ変換回路２３１，２３２，２３３に
よりアナログ出力信号２４１，２４２，２４３として、
出力される。同時にこれのアナログ出方信号２４１゜２
４２．２４３はアナログ信号３ ］、 Ｏにより動作す
るマルチプレクサ２５０により選択的にＡ／Ｄ変換器２
６０に取り込まれる。そしてＡ／Ｄ変換器２６０により
ディジタル信号に変換された後にデータバス３３０を介
して図示していないマイクロプロセッサに読み込まれ、
マイクロプロセッサは読み込まれたデータと内部に予め
記憶されているデータとを比較し、アナログ出力回路の
異常判定を行う。
上記した従来のアナログ出力回路の異常判定方法ではマ
ルチプレクサ、Ａ／Ｄ変換器等の回路を設ける必要があ
り、また異常判定がＡ／Ｄ変換された後に行われる為に
異常診断を高速に行えないという欠点があった。
ルチプレクサ、Ａ／Ｄ変換器等の回路を設ける必要があ
り、また異常判定がＡ／Ｄ変換された後に行われる為に
異常診断を高速に行えないという欠点があった。
本発明は簡単な構成で且つ高速に異常診断を行うことが
可能なアナログ出力回路の異常診断装置を提供すること
にある。
可能なアナログ出力回路の異常診断装置を提供すること
にある。
本発明はディジタル出力信号を一時的に記憶する記憶回
路と、該記憶回路の出力信号をアナログ信号に変換する
Ｄ／Ａ変換回路とを含んで構成されたアナログ出力回路
の出力状態の異常判定を行うアナログ出力回路の異常診
断装置において、チェック信号を一時的に記憶する記憶
回路と、該記憶回路の出力信号をアナログ信号に変換す
るＤ／Ａ変換器と、該Ｄ／Δ変換回路の出力信号とアナ
ログ出力回路における前記Ｄ／Ａ変換回路の出力信号と
の大小比較を行うコンパレータと前記記憶回路にチェッ
ク信号を出力し且つコンパレータの比較結果の基づいて
異常判定を行う制御回路とから構成されたことを特徴と
するものである。
路と、該記憶回路の出力信号をアナログ信号に変換する
Ｄ／Ａ変換回路とを含んで構成されたアナログ出力回路
の出力状態の異常判定を行うアナログ出力回路の異常診
断装置において、チェック信号を一時的に記憶する記憶
回路と、該記憶回路の出力信号をアナログ信号に変換す
るＤ／Ａ変換器と、該Ｄ／Δ変換回路の出力信号とアナ
ログ出力回路における前記Ｄ／Ａ変換回路の出力信号と
の大小比較を行うコンパレータと前記記憶回路にチェッ
ク信号を出力し且つコンパレータの比較結果の基づいて
異常判定を行う制御回路とから構成されたことを特徴と
するものである。
本発明に係る異常診断装置の要部の構成を第３図に示す
。
。
同図においてアドレス信号３１０をデコードするデコー
ダ２０１によりデータバス３２０のデータがラッチ回路
２２１，２２２，２２３によりラッチされ、Ｄ／Ａ変換
回路２３１，２３２，２３３によりアナログ信号２４１
，２４２，２４３・・・・・・に変換され、出力される
。同時にこれらのアナログ出力は、コンパレータ２７１
，２７２，２７３に入力される。これらのコンパレータ
２７１゜２’７２，２７３には前、記ラッチ回路２２１
、２２２゜２２３、Ｄ／Ａ変換回路２３１，２３２，
２３３とは独立なラッチ回路２２０．Ｄ／Ａ変換回路２
３０の出力２４０が、共通に入力されている。
ダ２０１によりデータバス３２０のデータがラッチ回路
２２１，２２２，２２３によりラッチされ、Ｄ／Ａ変換
回路２３１，２３２，２３３によりアナログ信号２４１
，２４２，２４３・・・・・・に変換され、出力される
。同時にこれらのアナログ出力は、コンパレータ２７１
，２７２，２７３に入力される。これらのコンパレータ
２７１゜２’７２，２７３には前、記ラッチ回路２２１
、２２２゜２２３、Ｄ／Ａ変換回路２３１，２３２，
２３３とは独立なラッチ回路２２０．Ｄ／Ａ変換回路２
３０の出力２４０が、共通に入力されている。
ラッチ回路２２０には図示していない制御回路としての
マイクロプロセッサよりアナログ出力回路のアナログ出
力信号の許容範囲を示すチェック信号がデータバス３２
０を介して入力される。
マイクロプロセッサよりアナログ出力回路のアナログ出
力信号の許容範囲を示すチェック信号がデータバス３２
０を介して入力される。
そしてコンパレータ２７１，２７２，２７３の比較結果
はアンドゲート２８１，２８２，２８３を介してマイク
ロプロセッサに取り込まれる。ここで３１１はコンパレ
ータ２７１，２７２，２７３の比較結果を取り込むため
のゲート信号であり、３１２はチェック信号をラッチ回
路２２０にラッチさせるためのタイミング信号である。
はアンドゲート２８１，２８２，２８３を介してマイク
ロプロセッサに取り込まれる。ここで３１１はコンパレ
ータ２７１，２７２，２７３の比較結果を取り込むため
のゲート信号であり、３１２はチェック信号をラッチ回
路２２０にラッチさせるためのタイミング信号である。
さて、コンパレータ２７１，２７．２，２７３は第４図
に示すようにチェック信号の電圧゛レベルＶＣＨをアナ
ログ出力回路のアナログ出力信号の電圧レベルＶが起え
たときにハイレベル（”１”）となり、それ以外ではロ
ーレベル（” １ ”）となるように動作する。
に示すようにチェック信号の電圧゛レベルＶＣＨをアナ
ログ出力回路のアナログ出力信号の電圧レベルＶが起え
たときにハイレベル（”１”）となり、それ以外ではロ
ーレベル（” １ ”）となるように動作する。
一方、アナログ出力回路の異常判定はマイクロプロセッ
サにより第５図に示す如く実行される。
サにより第５図に示す如く実行される。
同図において異常診断プログラムが起動されると、ステ
ップ４０２で診断対象となるアナログ出力回路のアナロ
グ出力信号に対応して予めマイクロプロセッサに記憶さ
れている出力値の５％だけ増加させた値のチェック信号
をデータバス３２０、ラッチ回路２２０を介してＤ／Ａ
変換器２３０に送出する。そして次のステップ４０４で
はコンパレータ２７１，２７２，２７３の出力がハイレ
ベル（” ］ ”）であるか否かが判定され、該ステッ
プ４０４で”ＹＥＳ”と判定された場合にはステップ４
０６で該当するアナログ出力信号に対し、アナログ出力
（ＡＯ）異常フラグを立て、ステップ４１２でプログラ
ムの実行を終了する。
ップ４０２で診断対象となるアナログ出力回路のアナロ
グ出力信号に対応して予めマイクロプロセッサに記憶さ
れている出力値の５％だけ増加させた値のチェック信号
をデータバス３２０、ラッチ回路２２０を介してＤ／Ａ
変換器２３０に送出する。そして次のステップ４０４で
はコンパレータ２７１，２７２，２７３の出力がハイレ
ベル（” ］ ”）であるか否かが判定され、該ステッ
プ４０４で”ＹＥＳ”と判定された場合にはステップ４
０６で該当するアナログ出力信号に対し、アナログ出力
（ＡＯ）異常フラグを立て、ステップ４１２でプログラ
ムの実行を終了する。
他方、ステップ４０４で’Ｎｏ”と判定された場合には
ステップ４０８に移動し、マイクロプロセッサに記憶さ
れている出力値の５％だけ減少させた値のチェック信号
をステップ４０２の場合と同様にＤ／Ａ変換器に小力し
、ステップ４１０に移行する。
ステップ４０８に移動し、マイクロプロセッサに記憶さ
れている出力値の５％だけ減少させた値のチェック信号
をステップ４０２の場合と同様にＤ／Ａ変換器に小力し
、ステップ４１０に移行する。
ステップ４１０ではコンパレータ２７１ 、２７２゜２
７３の出力がローレベル（”Ｏ”）であるか否かの判定
がなされ、ＩＩ Ｎ Ｏ７１と判定された場合にはステ
ップ４１２でプログラムの実行を終了する。またステッ
プ４１０で”Ｙｅｓ”と判定された場合にはステップ４
０６で該当するアナログ出力信号に対してアナログ出力
（ＡＯ）異常フラグを立てステップ４１２でプログラム
の実行を終了する。
７３の出力がローレベル（”Ｏ”）であるか否かの判定
がなされ、ＩＩ Ｎ Ｏ７１と判定された場合にはステ
ップ４１２でプログラムの実行を終了する。またステッ
プ４１０で”Ｙｅｓ”と判定された場合にはステップ４
０６で該当するアナログ出力信号に対してアナログ出力
（ＡＯ）異常フラグを立てステップ４１２でプログラム
の実行を終了する。
このようにして本実施例ではＡ／Ｄ変換器を用いずに済
みＤ／Ａ変換器及びラッチ回路を一つ追加するのみでア
ナログ出力回路の異常診断を高速に行うことができる。
みＤ／Ａ変換器及びラッチ回路を一つ追加するのみでア
ナログ出力回路の異常診断を高速に行うことができる。
また異常診断をソフトウェアにより行いチェック信号の
レベルをマイクロプロセッサ側で変更するように構成し
たのでコンパレータは出力特性が単純にもので済むと共
に、きめの細かい診断が可能となる。
レベルをマイクロプロセッサ側で変更するように構成し
たのでコンパレータは出力特性が単純にもので済むと共
に、きめの細かい診断が可能となる。
一方、コンパレータ２７１，２７２，２７３は第６図に
示すような特性のものを用いてもよい。
示すような特性のものを用いてもよい。
すなわちアナログ出力回路のアナログ出力信号ＶがＶｃ
Ｈ（、≦■≦Ｖ ｃｎｎ の場合のみコンパレータ２７
１．２７２，２７３の出力がローレベル（”０”）とな
りそれ以外ではハイレベル（” １ ”）となるような
出力特性のものを用い、これらのコンパレータ出力がロ
ーレベルのときのみマイクロプロセッサ側で該当するア
ナログ出力信号が異常であると判定するようにしてもよ
い。この場合にチェック信号ＶｃＨ１，，Ｖｃｕｎ の
電圧レベルはアナログ出力回路の各アナログ出力信号に
応じてマイクロプロセッサよりデータバス３２０、ラッ
チ回路２２０を介してＤ／Ａ変換器２３０にデータを入
力することにより前記アナログ出力信号の許容範囲を任
意に設定することができる。
Ｈ（、≦■≦Ｖ ｃｎｎ の場合のみコンパレータ２７
１．２７２，２７３の出力がローレベル（”０”）とな
りそれ以外ではハイレベル（” １ ”）となるような
出力特性のものを用い、これらのコンパレータ出力がロ
ーレベルのときのみマイクロプロセッサ側で該当するア
ナログ出力信号が異常であると判定するようにしてもよ
い。この場合にチェック信号ＶｃＨ１，，Ｖｃｕｎ の
電圧レベルはアナログ出力回路の各アナログ出力信号に
応じてマイクロプロセッサよりデータバス３２０、ラッ
チ回路２２０を介してＤ／Ａ変換器２３０にデータを入
力することにより前記アナログ出力信号の許容範囲を任
意に設定することができる。
本実施例においても前記実施例と同様な効果が〔発明の
効果〕 本発明によればアナログ出力回路の異常診断を簡単な構
成で且つ高速に行うことが可能となる。
効果〕 本発明によればアナログ出力回路の異常診断を簡単な構
成で且つ高速に行うことが可能となる。
第１図はプロセス制御装置の構成を示すブロック図、第
２図は従来のアナログ出力回路の構成を示すブロック図
、第３図は本発明に係る異常診断装置の構成を示すブロ
ック図、第４図は本発明、に係る異常診断装置における
コンパレータの出力特性を示す図、第５図は異常診断装
置におけるマイクロプロセッサにより実行される異常診
断プログラムの内容を示すフローチャート、第６図は第
３図に示した異常診断装置におけるコンパレータの他の
出力特性を示す図である。 ２０１・・・デコーダ、２２０〜２２３・・・ラッチ回
路、２３０〜２３３・・・Ｄ／Ａ変換器、２７１〜２７
３・・・コンパレータ、２８１〜２８３・・・アンドゲ
ート、叱２図 克３図 桔ｌ＋霞 コ 躬６目
２図は従来のアナログ出力回路の構成を示すブロック図
、第３図は本発明に係る異常診断装置の構成を示すブロ
ック図、第４図は本発明、に係る異常診断装置における
コンパレータの出力特性を示す図、第５図は異常診断装
置におけるマイクロプロセッサにより実行される異常診
断プログラムの内容を示すフローチャート、第６図は第
３図に示した異常診断装置におけるコンパレータの他の
出力特性を示す図である。 ２０１・・・デコーダ、２２０〜２２３・・・ラッチ回
路、２３０〜２３３・・・Ｄ／Ａ変換器、２７１〜２７
３・・・コンパレータ、２８１〜２８３・・・アンドゲ
ート、叱２図 克３図 桔ｌ＋霞 コ 躬６目
Claims (1)
- 【特許請求の範囲】 １、ディジタル出力信号を一時的に記憶する記憶回路と
、該記憶回路の出力信号をアナログ信号に変換するＤ／
Ａ変換回路とを含んで構成されたアナログ出力回路の出
力状態の異常判定を行うアナログ出力回路の異常診断装
置において、チェック信号を一時的に記憶する記憶回路
と、該記憶回路の出力信号をアナログ信号に変換するＤ
／Ａ変換器と、該Ｄ／Ａ変換回路の出力信号とアナログ
出力回路における前記Ｄ／Ａ変換回路の出力回路との大
小比較を行うコンパレータと、前記記憶回路にチェック
信号を出力し且つコンパレータの比較結果に基づいて異
常判定を行う制御回路とから構成されたことを特徴とす
るアナログ出力回路の異常診断装置。 ２、前記制御回路は診断対象となるアナログ出力信号の
許容範囲を示すチェック信号を出力し且つ前記コンパレ
ータの比較結果から前記アナログ出力信号が許容範囲内
にない場合には異常であると判定することを特徴とする
特許請求の範囲第１項記載のアナログ出力回路の異常診
断装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056071A JPS60200622A (ja) | 1984-03-26 | 1984-03-26 | アナログ出力回路の異常診断装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056071A JPS60200622A (ja) | 1984-03-26 | 1984-03-26 | アナログ出力回路の異常診断装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60200622A true JPS60200622A (ja) | 1985-10-11 |
Family
ID=13016849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056071A Pending JPS60200622A (ja) | 1984-03-26 | 1984-03-26 | アナログ出力回路の異常診断装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200622A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539984A (en) * | 1976-07-13 | 1978-01-28 | Chino Works Ltd | Inspecting apparatus |
-
1984
- 1984-03-26 JP JP59056071A patent/JPS60200622A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS539984A (en) * | 1976-07-13 | 1978-01-28 | Chino Works Ltd | Inspecting apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0487743A1 (en) | Microcomputer provided with built-in converter | |
| JPH0883220A (ja) | データ処理装置 | |
| JPS60200622A (ja) | アナログ出力回路の異常診断装置 | |
| JPH05343998A (ja) | 逐次変換型ａ／ｄ変換装置 | |
| US6005502A (en) | Method for reducing the number of bits needed for the representation of constant values in a data processing device | |
| US4949343A (en) | Error detecting circuit for a decoder | |
| US4924314A (en) | Semiconductor device containing video signal processing circuit | |
| JPH045217B2 (ja) | ||
| JPS594051B2 (ja) | ワンチツプ・マイクロプロセツサのテスト処理方式 | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPH05165734A (ja) | 主記憶装置の固定障害診断装置 | |
| JPH10105397A (ja) | マイクロコンピュータ | |
| JPH0567185B2 (ja) | ||
| JP2723822B2 (ja) | 診断用装置 | |
| SU1029178A2 (ru) | Микропрограммное управл ющее устройство | |
| JPH05342380A (ja) | マイクロコンピュータの動作モード制御回路 | |
| JPS5917720A (ja) | テスト機能を持つ逐次比較型ａ／ｄ変換器 | |
| JPH01228326A (ja) | 診断回路 | |
| JPH04260915A (ja) | アナログ・ディジタルコンバータ | |
| JPS59211145A (ja) | 論理回路判別方式 | |
| JPH07182199A (ja) | 情報処理装置 | |
| JPS58201104A (ja) | デ−タ処理装置 | |
| JPS63317864A (ja) | 画像メモリ診断方式 | |
| JPH0612502A (ja) | Ａ／ｄ変換回路内蔵マイクロコンピュータ | |
| JPS6129932A (ja) | Ａ／ｄ変換器付マイクロコンピユ−タ |