JPH01302400A - 適応型差分パルス符号変調符号化復号化装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、固体録音再生システム、電話ディジタル回線
の伝送システム等に使用されるもので、音声や画像等の
アナログ波形からアダプティブ差分変調符号への変換、
及びその逆変換を行なうアダプティブ差分変調（以下、
ＡＤＰＣＭという〉符号化復号化装置に関するものであ
る。

（従来の技術） 従来、この種のＡＤＰＣＭ符号化復号化装置としては、
沖電気研究開発、４７［１］（昭５５年１月１日）沖電
気工業株式会社、Ｐ、６１−６６に記載されるものがあ
った。以下、その構成を図を用いて説明する。

第２図は従来のＡＤＰＣＭ符号化復号化装置の一措成例
を示すブロック図である。

このＡＤＰＣＭ符号化磯号化装置は、音声や画像等のア
ナログ波形を入力する入力端子１を有し、その入力端子
１には、サンプル・ホールド回路２、アナログ／ディジ
タル変換器（以下、Ａ／Ｄ変換器という）３、ディジタ
ル型減算器４、及びディジタル信号をＡＤＰＣＭ符号に
変換するための符号化器５が縦続接続されている。符号
化器５の出力側は、量子化幅器６を介して該符号化器５
の入力側に接続されると共に、ＡＤＰＣＭ符号の入出力
端子７に接続されている。符号化器５及び量子化幅器６
の各出力側には、ＡＤＰＣＭ符号をディジタル信号に変
換するための復号化器８が接続され、さらにその復号化
器８の出力側に、加算器９、データ格納用のレジスタ１
０、ディジタル／アナログ変換器（以下、Ｄ／Ａ変換器
という）１１、及びアナログ再生波形用の出力端子１２
がそれぞれ紅を続接続されている。またレジスタ１０の
出力側は、減算器４及び加算器９に接続されている。

次に、このＡＤＰＣＭ符号化復号化装置の動作を、（ｉ
）符号化装置として動作する場合と、（１１）復号化装
置として動作する場合とに分けて説明する。

（ｉ）符号化装置として動作する場合 入力端子１より入力された音声や画像等のアナログ波形
は、サンプル・ホールド回路２により、波形の波高値が
所定のサンプリング周期毎に変化する階段波形に変えら
れ、Ａ／Ｄ変換器３に入力される。Ａ／Ｄ変換器３は、
入力さｈな階段波形を各階段毎にディジタル信号に変換
する。このディジタル信号は、パルス符号変調（ＰＣＭ
）された信号であるため、以下、入力ＰＣＭ符号という
。

ここで、所定のサンプリング周期毎に得られた入力ＰＣ
Ｍ符号のうち、ｎ番目の入力ＰＣＭ符号をＸ　とする。

入力ＰＣＭ符号Ｘ。と、レジスタ１０より出力されるＰ
ＣＭ再生再生値−１とは、減算器４に与えられ、その減
算器４で両人力の差分値ｄ　がとられ、その差分値ｄｎ
が符号化器５に与えられる。差分値ｄ０は、（１）式で
与えられる。

ｄ、＝Ｘｏ−父ｎ−１　　　　　　　　　　・　（１）
符号化器５は、差分値ｄ。と、量子化幅器６からの出力
信号である量子化幅Δ。を入力信号として受け、ＡＤＰ
ＣＭ符号し。を出力する。

ここで、符号化器５が例えば４ビツトのＡＤＰＣＭ符号
り、を作り出す過程を説明する。４ビツトのＡＤＰＣＭ
符号Ｌ　符号型要性の順にり。１゜Ｌ１２．Ｌ０３．Ｌ
１２のディジタル符号（１または０）で表記されるもの
とする。まず、差分値ｄ、が正の値（０を含む）か、負
の値かを調べ、ＡＤＰＣＭ符号り。１を決定する。例え
ば、正の値であればＬｏ１＝Ｏ１負のイ直であればＬｎ
１＝１となる。この算出式を（２）式に示す。

次に、差分値ｄ　の絶対値１ｄ０１と量子化幅Δ　の比
較を行う。１ｄ、１と４×Δ、の大小比較をした結果Ｌ
ｎ２が決定する様子を（３）式に示す。

絶対値１ｄｎｌと、（３）式によって得られたしｎ２に
４Δ。を乗算したものに、更に２×Δ、を加算した値（
Ｌ０２×４Δ。＋２×Δｎ）とを大小比較して、その結
果により■−８３が決定する様子を（４）式に示す。

ｌｄ、ｌ逆Ｌｎ２ｘ４Δ。＋２Δ。

絶対値１ｄ、＋と、（４）式によって得られたＬｏ３に
２Δ。を乗算したものに、更にΔ。を加算した値（Ｌ　
ｎ２　Ｘ　４Δ。＋Ｌｎ３×２Δ。＋Δ１）とを大小比
較して、その結果によりＬｏ４が決定する様子を（５）
式に示す。

ｌｄ　　ｌ逆Ｌｎ２ｘ４Δ。＋Ｌｏ３×２Δ。＋Δ。

・・・（５） このように符号化器５により得られたＡＤＰＣＭ符号Ｌ
１（Ｌｎｌ、Ｌｏ２．Ｌｏ３．Ｌｏ４）は５人出力端子
７から出力されると共に、復号化器８に入力される。復
号化器８は、他の入力として量子化幅器６より出力され
る。量子化幅Δ。を受けて差分復調値ｑ。を算出し、そ
れを加算器９に与える。

差分復調値ｑｎを算出する基本式を（６）式に示す。

また、Ｌｎｌ〜Ｌｎ４を用いたｑ。の算出式を（７）式
に示す。

Ｌｎｌ ｑ、＝Δ、Ｘ（−１＞ Ｘ　（Ｌｎ２×４＋Ｌｎ３Ｘ２＋Ｌｎ４Ｘ１＋　−）・
・・（７） 加算器９は、（８）式に示すように、差分復調値ｑ。と
、レジスター０より出力されるＰＣＭ再生再生値−１と
を加算して新規のＰＣＭ再生値父。を出力し、それをレ
ジスターｏに格納させる。

父。＝文。−１＋ｑ０　　　　　　　　　　　・・・（
８）一方、符号化器５から出力されるＡＤＰＣＭ符号Ｌ
０符号量０化幅器６に入力される。量子化幅器６では（
９）式に示すように、該Ｌ０により定められる係数Ｍ　
（Ｌｏ）と、量子化幅値Δ、とを乗算してΔ。、１を形
成する。

Δ、＋１＝Δ。ｘＭ　（Ｌｏ）　　　　　　　・・・（
９）以上が、Ｎ番目の入力ＰＣＭ符号Ｘ０により実行さ
れる過程であるが、次のサンプリング周期（Ｎ＋１）番
目においても、全く同様な過程を経てＡＤＰＣＭ符号Ｌ
０符号量０成される。

（ｉｉ）復号化装置として動作する場合ＡＤＰＣＭ符号
Ｌｎは、入出力端子７より復号化器８に入力される。復
号化器８は、他の入力として量子化幅器６より出力され
るΔ。を受けて差分復調値ｑ　を算出し、その値ｑ。を
加算器９に与える。差分復調値ｑ。を算出する基本式を
（１０）式に示す。この（１０）式は前記（６）式と同
じである。

加算器９は（１１）式に示すように、差分復調値ｑｎと
、レジスター０より出力されるＰＣＭ再生再生値−１と
を加算して新規のＰＣＭ再生再生値を出力し、それをレ
ジスタ１０に格納させる。

又ｎ＝文ｎ−１＋ｑｎ　　　　　　　　　　　　・・・
（１１）更新されたレジスタ１０のＰＣＭ再生値Ｘ。は
、Ｄ／Ａ変換器１１によりアナログ再生波形に変換され
、出力端子１２より出力される。

一方、入出力端子７より入力されたＡＤＰＣＭ符号り。

は、量子化幅器６に供給され、その量子化幅器６により
、前記（９）式に示したような新規の量子化幅値Δ。、
１が作られる。

以上が、ｎ番目の入力ＡＤＰＣＭ符号し。により実行さ
れる過程であるが、以下同様な過程を経て出力端子１２
よりアナログ再生波形が順次出力される。

（発明が解決しようとする課題） しかしながら、上記構成の装置では、次のような課題が
あった。

第２図のＡＤＰＣＭ符号化複合化装置においては、一般
にＡ／Ｄ変換器３によるアナログ波形からディジタル信
号（入力ＰＣＭ符号）への変換時、符号化器５によるデ
ィジタル信号（入力ＰＣＭ符号）からＡＤＰＣＭ符号へ
の変換時、復号化器８によるＡＤＰＣＭ符号からディジ
タル信号（ＰＣＭ符号）への変換時、及びＤ／Ａ変換器
１１によるディジタル信号（ＰＣＭ符号）からアナログ
再生波形への変換時にそれぞれ信号歪が生じる。このよ
うな信号歪は再生音品質や再生画像品質等に悪影響を与
えるため、可能な限り低減することが望ましいが、前記
のような信号変換歪を例えば２〜３％以下にすることが
極めて困難であった。

信号変換歪を減少させる一つの方法として、Ａ／Ｄ変換
器３およびＤ／Ａ変換器１１の分解能を、例えば８ビツ
トから１２ビツトへというように向上させて信号変換歪
を減少させることも考えられるが、装置のコスト上昇を
招くという弊害があった。

本発明は前記従来技術が持っていた課題として、装置の
コストを高くすることなく信号変換歪を減少させること
か困難である点について解決したＡＤＰＣＭ符号化復号
化装置を提供するものである。

（課題を解決するための手段） 本発明は前記課題を解決するために、ＡＤＰＣＭ符号化
復号化装置において、入力端子に供給されるアナログ波
形を入力するサンプル・ホールド回路と、ＰＣＭ再生値
からなる加算結果をアナログ再生値に変換してそれを出
力端子へ出力するＤ／Ａ変換器と、前記サンプル・ホー
ルド回路の出力と前記Ｄ／Ａ変換器の出力とを比較して
それに応じた信号を出力するアナログ比較器と、入力側
が前記アナログ比較器の出力側に、出力側がＡＤＰＣＭ
符号の入出力端子にそれぞれ接続され前記アナログ比較
器の出力を格納する第１のレジスタと、符号化過程では
前記アナログ比較器の出力を入力し、復号化過程では前
記ＡＤＰＣＭ符号を入力して符号化制御のための制御信
号を出力する符号化制御回路と、前記第１のレジスタの
出力または復号化過程のＡＤＰＣＭ符号を入力して前記
制御信号に基づき所定の量子化幅を生成する量子化幅器
と、前記制御信号に基づき前記加算結果を格納する第２
のレジスタと、前記量子化幅器の出力と第２のレジスタ
の出力とを加算して前記加算結果を出力する加算器とを
、備えたものである。

（作用） 本発明によれば、以上のようにＡＤＰＣＭ符号化復号化
装置を構成したので、アナログ比較器及び第１のレジス
タは、アナログ再生に用いられるＤ／Ａ変換器の出力を
、符号化及び復号化の過程で共通に使用させ、それによ
って従来のＡ／Ｄ変換器及び減算器とほぼ同様の機能を
実行させるように働く。これにより、信号変換歪の一要
因である従来のＡ／Ｄ変換器の削減と、低コスト化が図
れる。従って前記課題を解決できるのである。

（実施例） 第１図は本発明の一実施例を示すＡＤＰＣＭ符号化復号
化装置の構成ブロック図である。

このＡＤＰＣＭ符号化復号化装置は、例えばＭＯＳトラ
ンジスタ等で構成され、タイミング制御信号発生回路２
０から出力されるタイミング制御信号ａ〜ｅにより全体
の動作が制御される装置である。ＡＤＰＣＭ符号化復号
化装置は、音声や画像等のアナログ波形Ａｉｏを入力す
る入力端子２１を有し、その入力端子２１には、タイミ
ング制御信号ａによりアナログ信号Ａｉｏをサンプリン
グしてそれを一定時間保持するサンプル・ホールド回路
２２が接続され、その回路２２の出力Ｓ２２が出力Ｓ３
０と共にアナログ比較器２３の入力側に接続されている
。アナログ比較器２３は、百出力３２２．８３０を比較
してそれに応じたＡＤＰＣＭ符号からなる出力８２３を
送出する回路であり、その出力８２３が第１のレジスタ
２４に接続されている。

第１のレジスタ２４は、タイミング制御信号すにより出
力３２３を格納する回路であり、その出力側がＡＤＰＣ
Ｍ符号、の入出力端子２５、符号化制御回路２６、及び
量子化幅器２７に接続されている。符号化制御回路２６
はタイミング制御信号Ｃに、基づき、符号化過程ではア
ナログ比較器２３の出力８２３を入力し、復号化過程で
はＡＤＰＣＭ符号を入力して符号化制御のための制御信
号５２６ａ、５２６ｂを出力する回路である。量子化幅
器２７はタイミング制御信号ｄにより動作が制御される
もので、第１のレジスタ２４の出力、または復号化過程
のＡＤＰＣＭ符号を入力して制御信号５２６ａに基づき
所定の量子化幅を生成する回路であり、その出力Ｓ２７
が第２のレジスタ２９の出力Ｓ２９と共に加算器２８に
接続されている。加算器２８の出力Ｓ２８は、第２のレ
ジスタ２つ及びＤ／Ａ変換器３０の入力側に接続されて
いる。

加算器２８は、量子化幅器２７の出力Ｓ２７と第２のレ
ジスタ２９の出力Ｓ２９とを加算し、ＰＣＭ再生値から
なる出力Ｓ２８を第２のレジスタ２９及びＤ／Ａ変換器
３０に与える回路である。

第２のレジスタ２９は制御信号５２６ｂに基づき、加算
器２８の出力Ｓ２８を加算する機能を有している。Ｄ／
Ａ変換器３０はタイミング制御信号ｅに基づき、加算器
２８の出力Ｓ２８をアナログ再生値に変換する回路であ
り、その出力Ｓ３０がアナログ比較器２３に接続される
と共に、アナログ再生波形Ａ。、１の出力端子３１に接
続されている。

次に、このＡＤＰＣＭ符号化復号化装置の動作を第３図
（１）、（２＞及び第４図を参照しつつ、（ｉ）符号化
装置として動作する場合と、（ｉｉ）復号化装置として
は動作する場合とに分けて説明する。なお、第３図（１
）、（２）は第１図の符号化タイミング図、第４図は第
１図の復号化タイミング図である。

（ｉ）符号化装置として動作する場合 入力端子２１より入力されたアナログ波形Ａｉ。

は、タイミング制御信号ａで動作するサンプル・ホール
ド回路２２により、所定のサンプリング周期内で一定の
アナログ値を保持される。保持されたアナログ値Ｘ。は
、出力Ｓ２２としてアナログ比較器２３の一方の入力側
に供給される。レジスタ２つに格納されているＰＣＭ再
生値［文。−１１と、０を加算器２８によって加算され
た値［文ｎ−１］をＤ／Ａ変換器３０に入力して得られ
たアナログ再生値文。−１が、出力Ｓ３０の形でアナロ
グ比較器２３の他方の入力側に供給される。

すると、アナログ比較器２３は（１２）式のような比較
をし、その比較結果を出力８２３の形で後段のレジスタ
２４及び符号化制御回路２６に与える。

レジスタ２４は、タイミング制御信号すによりＬｎｌを
そのまま格納する。符号化制御回路２６は、タイミング
制御信号Ｃに基づき制御信号５２６ａを出力し、Ｌ、１
＝Ｏであれば、量子化幅器２７を促して［＋Δ。／２］
を出力させ、Ｌ、１＝１であれば、その量子化幅器２７
より［−Δ。／２］を出力させる。

加算器２８は、レジスタ２９の出力８２ってある［父。

−１］と、量子化幅器２７の出力Ｓ２７である［±Δｎ
／２］とを加算し、その加算結果［又ｎ−１±Δｎ／２
］を出力Ｓ２７の形でＤ／Ａ変換器３０に供給する。Ｄ
／Ａ変換器３０は、タイミング制御信号ｅに基づき、出
力Ｓ２７をアナログ値Ｘ。−１±Δ。／２に変換してそ
の出力Ｓ３０をアナログ比較器２３の他方の入力側に供
給する。アナログ比較器２３は、前後のサンプル・ホー
ルド回路２２によって保持されたＸ。を−方の入力とし
ているので、（１３）式のような比較結果を出力する。

後段のレジスタ２４は、Ｌｎ２を格納する。符号化制御
回路２６はＬｎ２を入力し、Ｌｎ２＝１ならば、レジス
タ２９に、前の加算器２８の加算結果［ｇ、、±Δ。／
２］を格納する制御信号５２６ｂを与え、Ｌ０２＝０な
らば、レジスタ２９には制御信号５２６ｂを出力せず、
該レジスタ２９がそのまま前の値を保持させるようにす
る。

そして、制御信号５２６ａにより量子化幅器２７を促し
、Ｌ、１＝１ならば［＋Δｎ／４］を、Ｌｎｌ＝０なら
ば［−Δ。／４］を出力させる。

次に加算器２８は、レジスタ２９の出力Ｓ２９である［
父、−１±Ｌｏ２×Δ。／２］と、量子化幅器２７の出
力Ｓ２７である［±Δ。／４コとを加算し、その加算結
果［Ｘｎ−１±Ｌｏ２×Δ□／２±Δ。／４］を出力Ｓ
２８の形でＤ／Ａ変換器３０に与える。Ｄ／Ａ変換器３
０及びアナログ比較器２３は、前記のような動作を行な
い、結果として（１４）式にあるような出力をする。

ならばり、３＝１ ならばり。３＝０ ならばり。３＝０ ならばＬｎ３＝１ ・・・（１４） そして、後段のレジスタ２４はり。３を格納する。

符号化制御回路２６は、Ｌｎ３を入力してレジスタ２９
に対し、前の加算器２８の加算結果とＬｎ３の結果によ
り、［父ｎ−ｉ±Ｌ０２×Δｎ／２±Ｌｎ３×Δ、／４
］を格納する制御信号５２６ｂを与える。

同様にして加算器２８は、レジスタ２９の出力値［又ｎ
−１±Ｌ０２×Δ。／２±Ｌｎ３×Δｎ／４１と、量子
化幅器２７の出力値±Δ、／８とを加算し、その加算結
果［父、−１±Ｌｏ２×Δｎ／２±Ｌｏ３×Δ。／４±
Δｎ／８］をＤ／Ａ変換器３０に与える。Ｄ／Ａ変換器
３０及びアナログ比較器２３は、前記のような動作を行
ない、結果として（１５）式にあるような出力をする。

・・・（１５〉 そして後段のレジスタ２４は、Ｌｏ４を格納する。

符号化制御回８２６はり。４を入力してレジスタ２９に
対し、前の加算器２８の加算結果とＬｎ４の結果により
Ｃ＊ｎ−１±Ｌｏ２×Δ。／２±Ｌｎ３×Δｎ／４±Ｌ
ｏ４×Δ。／８］を格納する制御信号５２６ｂを与える
。

符号化制御回路２６は、制御信号５２６ａにより量子化
幅器２７を促し、［土Δ、／１６］の出力値を出さしめ
、レジスタ２９の出力値［父ｎ−１±Ｌｎ２×Δ、／２
±Ｌｎ３×Δｎ／４±Ｌｎ４×Δ。／８］とを加算器２
８にて加算させ、その加算結果［父。−１±Ｌｎ２×Δ
ｎ／２±Ｌｏ３×Δｎ／４±Ｌ、４ｘΔｎ／８±Δ。／
１６］を再度、レジスタ２つに格納せしめる制御信号５
２６ｂを与える。

レジスタ２９が格納した値は、［父、］として次のアナ
ログ入力値Ｘ、＋１との比較演算に用いられる。

レジスタ２４に順次格納されたり。１．Ｌｏ２゜Ｌｎ３
．Ｌｎ４は、ＡＤＰＣＭ符号り。として入出力端子２５
より出力される。それと同時に、Ｌｏは量子化幅器２７
に入力され、前記（９）式の計算式によりΔ。＋１を算
出する。

以上が、１サンプリング周期内で実施される演算過程で
あり、順次サンプリング毎に、ＡＤＰＣＭ符号が生成さ
れていく。

（ｉｉ）復号化装置として動作する場合入出力端子２５
より入力されたＡＤＰＣＭ符号り、は、タイミング制御
信号Ｃにより符号化制御回路２６に入力される。符号化
制御回路２６は、Ｌｎｌが１ならば、量子化幅器２７の
出力Ｓ２７が常に負の値になるように、またＬｎｌが０
ならば、出力Ｓ２７が正の値になるように制御する。次
に、符号化制御回路２６はＬｎ２が１か０かにより、加
算器２８の加算結果を更新するかしないかの制御信号５
２６ｂをレジスタ２９に与える。以下、Ｌｎ３”ｎ４に
ついても同様な動作を実行してＬｎ（Ｌｏｌ、Ｌｏ２．
Ｌｏ３．Ｌｏ４）により、レジスタ２９は（１６）式の
ようなＰＣＭ再生値を格納することになる。

これは、本装置の符号化過程で得られた［文ｎ］と同一
である。

その後、レジスタ２９の格納値［文。］は、加算器２８
により、もう一方の入力を０として加算された結果［文
。］として出力され、Ｄ／Ａ変換器３０に与えられる。

Ｄ／Ａ変換器３０は、［Ｒ］をアナログ再生値文。に変
換し、それを信号Ａ。、ｔの形で出力端子３１より出力
する。そして、量子化幅器２７では、入力されたＬｎと
前のΔ。より、（９）式にあるようなΔ。、１を算出し
て次のＡＤＰＣＭ符号り。、１の入力に備えることにな
る。

本実施例では、次のような利点を有している。

従来のＡ／Ｄ変換器３に代えてアナログ比較器２３を設
け、アナログ再生に用いているＤ／Ａ変換器３０の出力
Ｓ３０を、符号化及び復号化の過程でも共通に使用する
構成にしたので、Ａ／Ｄ変換器３を用いた従来のＡＤＰ
ＣＭ符号化復号化装置よりも簡便な回路構成で、且つＡ
ＤＰＣＭ演算をほぼ同一な演算過程で実施できる利点を
有している。その上、装置全体の信号変換歪に影響を及
ぼしていたＡ／Ｄ変換器３の除去と、Ｄ／Ａ変換器３０
を符号化過程と復号化過程に共通に用いて歪相殺を図る
ことにより、実質的な信号変換歪を、ＰＣＭとＡＤＰＣ
Ｍ間の信号変換歪と、Ｄ／Ａ変換器３０の分解能による
歪との和のみに抑えることができ、それによって低コス
トで、装置全体の信号歪を的確に減少させることができ
る。

（発明の効果） 以上詳細に説明したように、本発明によれば、アナログ
比較器を設け、アナログ再生に用いるＤ／Ａ変換器の出
力を符号化及び復号化の過程で共通に使用するようにし
たので、従来のＡ／Ｄ変換器の除去による信号変換歪の
減少、及びＤ／Ａ変換器出力を符号化過程と復号化過程
に共通に用いて歪相殺を図ることによる歪の減少が可能
になり、それによって低コストで、的確な信号変換歪の
低減が期待できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＡＤＰＣＭ符号化復号
化装置の構成ブロック図、第２図は従来のＡＤＰＣＭ符
号化復号化装置の構成ブロック図、第３図（１）、（２
＞は第１図の符号化タイミング図、第４図は第１図の復
号化タイミング図である。 ２１・・・・・・入力端子、２２・・・・・・サンプル
・ホールド回路、２３・・・・・・アナログ比較器、２
４．２９・・・・・・第１．第２のレジスタ、２５・・
・・・・入出力端子、２６・・・・・・符号化制御回路
、２７・・・・・・量子化幅器、２８・・・・・・加算
器、３０・・・・・・Ｄ／Ａ変換器、３１・・・・・・
出力端子。

Claims (1)

1. 【特許請求の範囲】 入力端子に供給されるアナログ波形をサンプリングして
   それを一定時間保持するサンプル・ホールド回路と、 パルス符号変調再生値からなる加算結果をアナログ再生
   値に変換してされを出力端子へ出力するディジタル／ア
   ナログ変換器と、 前記サンプル・ホールド回路の出力と前記ディジタル／
   アナログ変換器の出力とを比較してそれに応じた信号を
   出力するアナログ比較器と、入力側が前記アナログ比較
   器の出力側に、出力側がアクティブ差分変調符号の入出
   力端子にそれぞれ接続され前記アナログ比較器の出力を
   格納する第１のレジスタと、 符号化過程では前記アナログ比較器の出力を入力し、復
   号化過程では前記アクティブ差分変調符号を入力して符
   号化制御のための制御信号を出力する符号化制御回路と
   、 前記第１のレジスタの出力または復号化過程のアダプテ
   ィブ差分変調符号を入力して前記制御信号に基づき所定
   の量子化幅を生成する量子化幅器と、 前記制御信号に基づき前記加算結果を格納する第２のレ
   ジスタと、 前記量子化幅器の出力と第２のレジスタの出力とを加算
   して前記加算結果を出力する加算器とを、備えたことを
   特徴とするアダプティブ差分変調符号化復号化装置。