JPH0122993B2 - - Google Patents
Info
- Publication number
- JPH0122993B2 JPH0122993B2 JP57185743A JP18574382A JPH0122993B2 JP H0122993 B2 JPH0122993 B2 JP H0122993B2 JP 57185743 A JP57185743 A JP 57185743A JP 18574382 A JP18574382 A JP 18574382A JP H0122993 B2 JPH0122993 B2 JP H0122993B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- hall
- region
- base region
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
この発明は、ホール電圧の検出感度を改善した
ホール素子に関する。
ホール素子に関する。
第１図は、従来のホール素子を示し、第２図は
第１図に示したホール素子のホール電圧検出部の
―線断面を示す。このホール素子では、Ｐ型
の半導体基板２の表面部にエピタキシヤル層４が
形成され、このエピタキシヤル層４は半導体基板
２を直交する方向にP+型拡散を形成した分離領
域６で一定の範囲に区画分離されている。このよ
うに区画分離されたエピタキシヤル層４の長手方
向の縁部には、ホール電流を供給するための導電
領域としての拡散領域８，１０が対向して形成さ
れ、この拡散領域８，１０には電極１２，１４が
それぞれ形成されている。
第１図に示したホール素子のホール電圧検出部の
―線断面を示す。このホール素子では、Ｐ型
の半導体基板２の表面部にエピタキシヤル層４が
形成され、このエピタキシヤル層４は半導体基板
２を直交する方向にP+型拡散を形成した分離領
域６で一定の範囲に区画分離されている。このよ
うに区画分離されたエピタキシヤル層４の長手方
向の縁部には、ホール電流を供給するための導電
領域としての拡散領域８，１０が対向して形成さ
れ、この拡散領域８，１０には電極１２，１４が
それぞれ形成されている。
そして、エピタキシヤル層４の幅方向の縁部分
にはホール電圧検出部１６，１８が対向して設定
され、このホール電圧検出部１６，１８にはＰ型
の拡散領域２０，２２が形成され、この拡散領域
２０，２２からエピタキシヤル層４の表面層に臨
む部分には、エピタキシヤル層４と同一導電型の
N+のエミツタ拡散により、対向するコンタクト
部２４，２６が形成されている。各コンタクト部
２４，２６の表面部には、電極２８，３０が形成
されている。なお、第２図において、３２は酸化
膜である。
にはホール電圧検出部１６，１８が対向して設定
され、このホール電圧検出部１６，１８にはＰ型
の拡散領域２０，２２が形成され、この拡散領域
２０，２２からエピタキシヤル層４の表面層に臨
む部分には、エピタキシヤル層４と同一導電型の
N+のエミツタ拡散により、対向するコンタクト
部２４，２６が形成されている。各コンタクト部
２４，２６の表面部には、電極２８，３０が形成
されている。なお、第２図において、３２は酸化
膜である。
従つて、このホール素子の拡散領域８，１０の
間にホール電流を流すとともに、この電流に直行
する方向に磁束を与えると、ホール電圧が発生
し、このホール電圧はホール電圧検出部１６，１
８の電極２８，３０から取り出される。
間にホール電流を流すとともに、この電流に直行
する方向に磁束を与えると、ホール電圧が発生
し、このホール電圧はホール電圧検出部１６，１
８の電極２８，３０から取り出される。
ところで、このホール素子のホール電圧検出の
感度を向上させるには、コンタクト部２４，２６
をポイントコンタクトにするとともに、その形状
を均一化する必要がある。
感度を向上させるには、コンタクト部２４，２６
をポイントコンタクトにするとともに、その形状
を均一化する必要がある。
このため、従来では、エピタキシヤル層４とは
反対導電型の拡散領域２０，２２が分離領域とし
て形成され、この拡散領域２０，２２にエピタキ
シヤル層４と同一導電型のエミツタ拡散を拡散領
域２０，２２から突出するように行い、コンタク
ト部２４，２６が形成されている。
反対導電型の拡散領域２０，２２が分離領域とし
て形成され、この拡散領域２０，２２にエピタキ
シヤル層４と同一導電型のエミツタ拡散を拡散領
域２０，２２から突出するように行い、コンタク
ト部２４，２６が形成されている。
しかしながら、このようなホール素子の製造過
程では、ベース拡散でコンタクト部２４，２６を
形成する部分の領域２０，２２を形成し、コンタ
クト部２４，２６はエミツタ拡散時に同時に形成
される。このため、ベース及びエミツタの各ホト
レジスト工程において、アライメント誤差を生
じ、コンタクト部２４，２６の形状が不均一にな
るおそれがある。
程では、ベース拡散でコンタクト部２４，２６を
形成する部分の領域２０，２２を形成し、コンタ
クト部２４，２６はエミツタ拡散時に同時に形成
される。このため、ベース及びエミツタの各ホト
レジスト工程において、アライメント誤差を生
じ、コンタクト部２４，２６の形状が不均一にな
るおそれがある。
そこで、この発明は、精度が高く、均一性があ
るポイントコンタクトの形成により、ホール電圧
の検出感度を高めたホール素子の提供を目的とす
る。
るポイントコンタクトの形成により、ホール電圧
の検出感度を高めたホール素子の提供を目的とす
る。
即ち、この発明のホール素子は、半導体基板の
表面層に設置されたエピタキシヤル層に任意の間
隔を設けて対向して設置され、前記間隔内にホー
ル電流を供給する導電領域と、各導電領域の間隔
内の前記エピタキシヤル層にホール電流の直交方
向に任意の間隔を設けて設定されたホール電圧検
出部に設置され、前記エピタキシヤル層の一部を
選択的に包囲し、包囲されたエピタキシヤル層と
前記エピタキシヤル層とが透孔部を以て通じさせ
た環状を成すベース領域と、このベース領域で包
囲された前記エピタキシヤル層を被つて設置され
るとともに、下層部が前記ベース領域の透孔部を
通して前記エピタキシヤル層と接触し、前記ホー
ル電圧を取り出すエミツタ領域とを備えたもので
ある。
表面層に設置されたエピタキシヤル層に任意の間
隔を設けて対向して設置され、前記間隔内にホー
ル電流を供給する導電領域と、各導電領域の間隔
内の前記エピタキシヤル層にホール電流の直交方
向に任意の間隔を設けて設定されたホール電圧検
出部に設置され、前記エピタキシヤル層の一部を
選択的に包囲し、包囲されたエピタキシヤル層と
前記エピタキシヤル層とが透孔部を以て通じさせ
た環状を成すベース領域と、このベース領域で包
囲された前記エピタキシヤル層を被つて設置され
るとともに、下層部が前記ベース領域の透孔部を
通して前記エピタキシヤル層と接触し、前記ホー
ル電圧を取り出すエミツタ領域とを備えたもので
ある。
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。
て詳細に説明する。
第３図及び第４図は、この発明のホール素子の
実施例を示し、第３図はその平面構造、第４図は
第３図の―線断面を示し、第１図及び第２図
に示すホール素子と同一部分には、同一符号が付
してある。
実施例を示し、第３図はその平面構造、第４図は
第３図の―線断面を示し、第１図及び第２図
に示すホール素子と同一部分には、同一符号が付
してある。
このホール素子において、ホール電圧を検出す
るためのホール電圧検出部１６，１８には、その
部分におけるエピタキシヤル層４の小面積部分を
包囲する環状のベース領域３４，３６が形成され
ている。このベース領域３４，３６及びこのベー
ス領域３４，３６で包囲される小面積のエピタキ
シヤル層４の表面層には、エミツタ領域３８，４
０が形成され、ベース領域３４，３６で包囲され
たエピタキシヤル層４に接触する部分のエミツタ
領域３８，４０でポイントコンタクト部４２，４
４が形成されている。
るためのホール電圧検出部１６，１８には、その
部分におけるエピタキシヤル層４の小面積部分を
包囲する環状のベース領域３４，３６が形成され
ている。このベース領域３４，３６及びこのベー
ス領域３４，３６で包囲される小面積のエピタキ
シヤル層４の表面層には、エミツタ領域３８，４
０が形成され、ベース領域３４，３６で包囲され
たエピタキシヤル層４に接触する部分のエミツタ
領域３８，４０でポイントコンタクト部４２，４
４が形成されている。
そして、各ポイントコンタクト部４２，４４の
エミツタ領域３８，４０の表面には、ポイントコ
ンタクト部４２，４４に検出されるホール電圧を
外部に取り出すための電極４６，４８が個別に形
成されている。
エミツタ領域３８，４０の表面には、ポイントコ
ンタクト部４２，４４に検出されるホール電圧を
外部に取り出すための電極４６，４８が個別に形
成されている。
以上のように構成したので、ホール電流を供給
するための導電領域としての拡散領域８，１０間
に電極１２，１４を通じてホール電流を流し、こ
の電流に直交する方向に磁界を加えると、ホール
電圧検出部１６，１８にホール電圧が発生し、こ
のホール電圧がポイントコンタクト部４２，４４
で精度良く検出され、電極４６，４８から外部に
取り出すことができる。
するための導電領域としての拡散領域８，１０間
に電極１２，１４を通じてホール電流を流し、こ
の電流に直交する方向に磁界を加えると、ホール
電圧検出部１６，１８にホール電圧が発生し、こ
のホール電圧がポイントコンタクト部４２，４４
で精度良く検出され、電極４６，４８から外部に
取り出すことができる。
また、このようなホール素子は、ベース領域３
４，３６の中央部分を刳り貫いた形状、即ち環状
に形成し、この部分を覆う形でベース領域３４，
３６の表面層にエミツタ拡散を行つてエミツタ領
域３８，４０を形成することにより、ポイントコ
ンタクト部４２，４４が形成される。
４，３６の中央部分を刳り貫いた形状、即ち環状
に形成し、この部分を覆う形でベース領域３４，
３６の表面層にエミツタ拡散を行つてエミツタ領
域３８，４０を形成することにより、ポイントコ
ンタクト部４２，４４が形成される。
このため、ポイントコンタクト部４２，４４を
形成する部分は、ベース領域の形成時に一義的に
決定され、この結果、エミツタ領域３８，４０の
アライメントのずれやオーバエツチ等に影響され
ることがなく、自己整合により精度が高く、均一
性のあるポイントコンタクト部４２，４４が容易
に形成できる。従つて、このようにポイントコン
タクト部４２，４４が小さく形成され、ホール電
流分布に対しての影響は極めて少ないものとな
る。
形成する部分は、ベース領域の形成時に一義的に
決定され、この結果、エミツタ領域３８，４０の
アライメントのずれやオーバエツチ等に影響され
ることがなく、自己整合により精度が高く、均一
性のあるポイントコンタクト部４２，４４が容易
に形成できる。従つて、このようにポイントコン
タクト部４２，４４が小さく形成され、ホール電
流分布に対しての影響は極めて少ないものとな
る。
さらに、精度の高いポイントコンタクト部４
２，４４によつて、ホール素子のオフセツトを少
なくすることもできる。
２，４４によつて、ホール素子のオフセツトを少
なくすることもできる。
以上説明したように、この発明によれば、半導
体基板の表面層に設置されたエピタキシヤル層の
ホール電圧検出部にエピタキシヤル層の一部を選
択的に包囲し、透孔部を以てエピタキシヤル層に
通じさせた環状を成すベース領域の上に下層部が
ベース領域の透孔部を通じてエピタキシヤル層と
接触させたエミツタ領域を形成することにより、
ホール電流に影響を与えないポイントコンタクト
がベース領域で包囲されたエミツタ領域によつて
形成されるので、精度が高く、均一性が高いポイ
ントコンタクトを実現でき、ホール電圧の検出精
度とともに検出感度を向上させることができる。
体基板の表面層に設置されたエピタキシヤル層の
ホール電圧検出部にエピタキシヤル層の一部を選
択的に包囲し、透孔部を以てエピタキシヤル層に
通じさせた環状を成すベース領域の上に下層部が
ベース領域の透孔部を通じてエピタキシヤル層と
接触させたエミツタ領域を形成することにより、
ホール電流に影響を与えないポイントコンタクト
がベース領域で包囲されたエミツタ領域によつて
形成されるので、精度が高く、均一性が高いポイ
ントコンタクトを実現でき、ホール電圧の検出精
度とともに検出感度を向上させることができる。
第１図は従来のホール素子を示す平面図、第２
図は第１図に示したホール素子の―線断面
図、第３図はこの発明のホール素子の実施例を示
す平面図、第４図は第３図に示したホール素子の
―線断面図である。 ２……半導体基板、４……エピタキシヤル層、
８，１０……拡散領域（導電領域）１６，１８…
…ホール電圧検出部、３４，３６……ベース領
域、３８，４０……エミツタ領域、４２，４４…
…ポイントコンタクト部。
図は第１図に示したホール素子の―線断面
図、第３図はこの発明のホール素子の実施例を示
す平面図、第４図は第３図に示したホール素子の
―線断面図である。 ２……半導体基板、４……エピタキシヤル層、
８，１０……拡散領域（導電領域）１６，１８…
…ホール電圧検出部、３４，３６……ベース領
域、３８，４０……エミツタ領域、４２，４４…
…ポイントコンタクト部。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板の表面層に設置されたエピタキシ
ヤル層に任意の間隔を設けて対向して設置され、
前記間隔内にホール電流を供給する導電領域と、 各導電領域の間隔内の前記エピタキシヤル層に
ホール電流の直交方向に任意の間隔を設けて設定
されたホール電圧検出部に設置され、前記エピタ
キシヤル層の一部を選択的に包囲し、包囲された
エピタキシヤル層と前記エピタキシヤル層とが透
孔部を以て通じさせた環状を成すベース領域と、 このベース領域で包囲された前記エピタキシヤ
ル層を被つて設置されるとともに、下層部が前記
ベース領域の透孔部を通して前記エピタキシヤル
層と接触し、前記ホール電圧を取り出すエミツタ
領域とを備えたホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185743A JPS5975688A (ja) | 1982-10-22 | 1982-10-22 | ホ−ル素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57185743A JPS5975688A (ja) | 1982-10-22 | 1982-10-22 | ホ−ル素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5975688A JPS5975688A (ja) | 1984-04-28 |
| JPH0122993B2 true JPH0122993B2 (ja) | 1989-04-28 |
Family
ID=16176077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57185743A Granted JPS5975688A (ja) | 1982-10-22 | 1982-10-22 | ホ−ル素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5975688A (ja) |
-
1982
- 1982-10-22 JP JP57185743A patent/JPS5975688A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5975688A (ja) | 1984-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5572058A (en) | Hall effect device formed in an epitaxial layer of silicon for sensing magnetic fields parallel to the epitaxial layer | |
| US3823354A (en) | Hall element | |
| US10062836B2 (en) | Magnetic sensor and method of manufacturing the same | |
| JPS6355227B2 (ja) | ||
| GB1236603A (en) | Transistors | |
| US4100563A (en) | Semiconductor magnetic transducers | |
| JPH05206470A (ja) | 絶縁ゲート型電界効果トランジスタ | |
| US3994010A (en) | Hall effect elements | |
| JPH0122993B2 (ja) | ||
| US4360822A (en) | Semiconductor device having an improved semiconductor resistor | |
| JPS5819150B2 (ja) | ホ−ル素子 | |
| JPH058597B2 (ja) | ||
| JPH0334907Y2 (ja) | ||
| US3275912A (en) | Microelectronic chopper circuit having symmetrical base current feed | |
| US5084751A (en) | Bipolar transistor | |
| JP3583458B2 (ja) | ホール素子 | |
| JPH0232795B2 (ja) | ||
| JPS61147544A (ja) | 電気特性測定用ステ−ジ | |
| JPH0543365Y2 (ja) | ||
| JPS5987884A (ja) | ホ−ル素子 | |
| JPH0353775B2 (ja) | ||
| JP3588476B2 (ja) | ホール素子 | |
| JPH0122995B2 (ja) | ||
| JP2025155676A (ja) | 縦型ホール素子 | |
| JPH0122994B2 (ja) |