JPH0123070B2 - - Google Patents
Info
- Publication number
- JPH0123070B2 JPH0123070B2 JP56173697A JP17369781A JPH0123070B2 JP H0123070 B2 JPH0123070 B2 JP H0123070B2 JP 56173697 A JP56173697 A JP 56173697A JP 17369781 A JP17369781 A JP 17369781A JP H0123070 B2 JPH0123070 B2 JP H0123070B2
- Authority
- JP
- Japan
- Prior art keywords
- flip
- package
- flop
- switching
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012360 testing method Methods 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 17
- 238000010586 diagram Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 4
- 101100524644 Toxoplasma gondii ROM4 gene Proteins 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
(1) 発明の技術分野
本発明は、複数の試験端子間に所望のネツトワ
ークが存在するか否か、また不所望の配線が存在
するか否かを試験するための布線試験機のアドレ
ス制御方式に関し、特に、それぞれが試験端子に
接続された複数のスイツチと有する一連のスイツ
チングパツケージを備えた布線試験機において、
所望のスイツチングパツケージのアドレス指定お
よび指定されたスイツチングパツケージ内のスイ
ツチのアドレス指定を制御する布線試験機のアド
レス制御方式に関する。 (2) 技術の背景 一般に布線試験機は、大型プリント板ユニツト
等の被試験電子装置が持つ多数の（例えば数千な
いし数万）の被試験端子間の導通あるいは非導通
を試験するためのものであり、上記被試験端子に
接続される複数の試験端子を有する一連のパツケ
ージ（プリント板ユニツト）を備えている。布線
試験を行うためには、試験モードに応じて、被試
験端子を試験端子に所望のパターンで接続しなけ
ればならない。 近年、デイジタルコンピユータ等の被試験電子
装置はますます高密度化する傾向にあり、必然的
に被試験端子数は膨大なものになつて来ている。 このため、被試験端子と試験端子との接続に誤
りが発生する可能性が増大して布線試験の信頼性
が低下する傾向、および接続に要する時間が長く
なる傾向にある。従つて、布線試験の信頼性の向
上および試験時間の短縮が要望されている。 (3) 従来技術と問題点 上記パツケージは一般に、第１図に示されるよ
うに、２つのスイツチ群SWG1およびSWG2を備
えたスイツチングパツケージの形態をしており、
一方のスイツチ群SWG1において、各スイツチの
一端は測定器の一端に共通接続されており、各ス
イツチの他端は試験端子TP1，TP2，……，TPN
にそれぞれ接続されており、他方のスイツチ群
SWG2において、各スイツチの一端は測定器の他
端に共通接続されており、各スイツチの他端は試
験端子TP1，TP2，……，TPNにそれぞれ接続さ
れている。スイツチング方式としてはスキヤンニ
ング方式とシヨート方式が知られている。スキヤ
ンニング方式は、指定されたスイツチングパツケ
ージ内の第１のスイツチ群SWG1の中の１つのス
イツチ、例えばスイツチングパツケージP1内の
SW11を閉じておいて、第２のスイツチ群SWG2
の中のスイツチSW22，SW23，……を順次閉じる
ことにより、試験端子TP1とTP2、TP1とTP3，
……の間の導通または絶縁をチエツクする方式で
ある。シヨート方式は、第１のスイツチ群SWG1
の中の注目する単独試験端子に接続されたスイツ
チ、例えばSW13、または注目する複数の試験端
子に接続されたスイツチ、例えばSW12とSW13を
閉じておき、第２のスイツチ群SWG2の中で上記
注目した試験端子以外の試験端子に接続されたス
イツチとすべて閉じて、注目した試験端子とそれ
以外の試験端子の間の絶縁をチエツクする方式で
ある。シヨート方式はスキヤンニング方式に対
し、試験回数が少なくて済むため試験時間が短か
いという利点があるが、注目する試験端子をアド
レス指定するための制御が複雑になるという問題
がある。 従来、各スイツチングパツケージはバツクパネ
ルを持つシエルフの中に実装し、所望のスイツチ
ングパツケージの選択制御は、バツクパネル上の
パツケージ毎に設けられた信号線により制御され
ていた。しかしながら、バツクパネルが必要なた
め、コスト高になること、障害時にパツケージの
抜き取りが困難であること、装置の大きさがバツ
クパネルにより制約を受けるためパツケージ実装
の自由度に制約があること、等の問題があつた。 バツクパネル配線方式における上述の問題を解
決した方式として、いもづる式ケーブル接続方式
が知られている。このいもづる式ケーブル接続方
式においては、各スイツチングパツケージに単一
のフリツプフロツプが設けられており、各フリツ
プフロツプの出力は次段のスイツチングパツケー
ジ内のフリツプフロツプの入力に接続されてお
り、すべてのフリツプフロツプは同一のクロツク
信号で駆動され、初段のスイツチングパツケージ
内のフリツプフロツプの入力にはシフトデータが
入力されるようになつている。シフトデータを論
理「１」のハイレベルにした後に、所望の数、例
えばｉ個（ｉは整数）のクロツク信号を与える
と、初段からｉ段目までのスイツチングパツケー
ジ内のフリツプフロツプはすべて論理「１」を出
力し、ｉ＋１段目以降のフリツプフロツプの出力
はすべて論理「０」となる。例えば、論理「１」
を出力しているフリツプフロツプが属するスイツ
チングパツケージ内の第２のスイツチ群SWG2の
すべてのスイツチを閉じておき、論理「０」を出
力しているフリツプフロツプが属するスイツチン
グパツケージ内の第２のスイツチ群のすべてのス
イツチは開にしておくことにより、指定したスイ
ツチングパツケージより前段のすべてのスイツチ
ングパツケージの各々において、第１のスイツチ
群SWG1の中の指定したスイツチに接続された試
験端子と他のすべての試験端子との間の絶縁試験
が実行できる。シフトデータとして、クロツク信
号の周期より短かいパルス巾の信号を用いれば、
クロツク信号に応じてシフトデータのパルスはフ
リツプフロツプを順次シフトする。この場合、ｉ
個のクロツク信号を与えると、ｉ番目のフリツプ
フロツプのみが論理「１」を出力し、他のすべて
のフリツプフロツプは論理「０」を出力する。こ
うして、指定されたスイツチングパツケージPiに
おいて、第１のスイツチ群SWG1の中の指定した
スイツチに接続された試験端子と他のすべての試
験端子との間の絶縁試験を実行することも可能で
ある。。このいもづる式ケーブル接続方式によれ
ばバツクパネルは不要となり、スイツチングパツ
ケージの選択はクロツク信号のクロツク数により
簡単に行なうことが出来る。 しかしながら、上述のいもづる式ケーブル接続
方式においては、各スイツチングパツケージは単
一のフリツプフロップしか備えていないため、こ
の回路だけでは可能な布線試験モードの種類が少
ないという問題がある。すなわち、フリツプフロ
ツプは、指定したスイツチングパツケージ以前の
すべての段に含まれるフリツプフロツプがセツト
されるか、あるいは、指定したスイツチングパツ
ケージ内のフリツプフロップのみがセツトされる
だけなので、前者の場合は自パツケージが指定し
たスイツチングパツケージか否かが特定できず、
従つて、スイツチングパツケージの指定が不可能
である。また、後者の場合は指定したスイツチン
グパツケージのみが特定でき、他のスイツチング
パツケージは、自パツケージが指定したスイツチ
ングパツケージより前段に位置するのか後段に位
置するのか認識することが不可能であり、指定し
たパツケージ内での布線ネツトの選択は可能であ
るが、指定したパツケージ内の指定した試験端子
より低い番号の試験端子に接続された第２のスイ
ツチ群SWG2のスイツチおよび指定スイツチング
パツケージより前段のすべての第２のスイツチ群
SWG2を閉じるという試験モード（以下、ローワ
ーシヨートモードと称する）は不可能である。ロ
ーワーシヨートモードを実行可能にするために
は、各試験端子毎にフリツプフロツプが必要とな
り、回路規模が大きくなつてしまう。同様に、指
定したパツケージ内の指定した試験端子より高い
番号の試験端子に接続された第２のスイツチ群
SWG2のスイツチおよび指定スイツチングパツケ
ージより後段のすべての第２のスイツチ群SWG2
を閉じるという試験モード（以下、ハイヤーシヨ
ートモードと称する）も各試験端子毎にフリツプ
フロツプを設けない限り不可能である。 (4) 発明の目的 本発明は上述の従来のいもづる式ケーブル接続
方式における欠点に鑑み、各スイツチングパツケ
ージに２個のフリツプフロツプを設けることによ
り、簡単な制御信号で指定スイツチングパツケー
ジか、その前段のスイツチングパツケージか、あ
るいはその後段のスイツチングパツケージかの識
別を可能にし、それにより、指定の試験端子のみ
の試験あるいは指定の試験端子以外のすべての端
子についての試験のみならず、上述のローワーシ
ヨートモードおよびハイヤーシヨートモードの試
験も可能にする布線試験機のアドレス制御方式を
提供することを目的とする。 (5) 発明の構成 上記の目的を達成するために、本発明により、
それぞれ複数の試験端子を有する第１および第２
のスイツチ群、アドレス指定信号に応じて第１の
スイツチ群の中の１つの試験端子を選択するデコ
ーダ、および、アドレス指定信号とモード指定信
号に応じて第２のスイツチ群の試験端子のいくつ
かを短絡させるシヨートパターン発生回路、を具
備するスイツチングパツケージを複数個備えた布
線試験機において、スイツチングパツケージの
各々は共通クロツク信号に応じてシフトデータを
ラツチする第１および第２のフリツプフロツプを
備えており、任意の１つの段のスイツチングパツ
ケージに含まれる第１のフリツプフロツプから出
力されるシフトデータをその段に含まれる第２の
フリツプフロツプのデータ入力端子に入力すると
共に、その段の次の段のスイツチングパツケージ
に含まれる第１のフリツプフロツプのデータ入力
端子に入力し、その段に含まれるシヨートパター
ン発生回路はその段に含まれる第１および第２の
フリツプフロツプの出力に基づいてシヨートパタ
ーンを決定するようにしたことを特徴とする布線
試験機のアドレス制御方式が提供される。 該シヨートパターン発生回路は、該アドレス指
定信号と該モード指定信号と該第１および第２の
フリツプフロツプの出力とに基づいて、所定のシ
ヨートパターンを発生するようにした読出し専用
メモリで構成することが好ましい。 (6) 発明の実施例 以下本発明実施例を図面によつて詳述する。 第１図は本発明による布線試験機のアドレス制
御方式の一実施例を説明するためのブロツク回路
図である。第１図において、P1，P2は一連のス
イツチングパツケージの初段および第２段のスイ
ツチングパツケージを示している。図面の簡単化
のために２段しか示していないが、実際には第３
段以降多数のスイツチングパツケージが存在して
いる。各スイツチングパツケージは同一の構成を
有しており、第１のスイツチ群SWG1と第２のス
イツチ群SWG2を備えている。第１のスイツチ群
SWG1はＮ個（Ｎは整数）のスイツチSW11，
SW12，……，SW1Nを備えており、これらのスイ
ツチの一端はそれぞれ、試験端子TP1，TP2，…
…，TPNに接続され、他端は測定器Ｔの一端に共
通接続されている。同様に第２のスイツチ群もＮ
個のスイツチSW21，SW22，……，SW2Nを備え
ており、これらのスイツチの一端はそれぞれ、試
験端子TP1，TP2，……，TPNに接続され、他端
は測定器Ｔの他端に共通接続されている。制御装
置１から送出されるアドレス信号はアドレスバス
２を介して、各スイツチングパツケージに含まれ
るレジスタ３およびシヨートパターン発生用
ROM４に入力される。レジスタ３へのアドレス
信号の格納は制御装置１からラツチタイミング信
号線１１を介して送出されるラツチタイミング信
号に応じて行われる。レジスタ３に格納されたア
ドレス信号は１／Ｎデコーダ５に入力される。制
御装置１からは更にモード指定信号が送出され、
モード指定バス６を介して各スイツチングパツケ
ージに含まれるシヨートパターン発生用ROM４
に入力される。本発明により各スイツチングパツ
ケージは２個のフリツプフロツプ７および８を備
えており、各フリツプフロツプは制御装置１から
クロツク信号線９を介して送出されるクロツク信
号によつて共通に駆動される。初段のスイツチン
グパツケージP1において、フリツプフロツプ７
のデータ入力Ｄには制御装置からシフトデータ線
１０を介して送出されるシフトデータSFDが入
力され、フリツプフロツプ７の出力は同一スイツ
チングパツケージP1内の第２のフリツプフロツ
プ８のデータ入力Ｄに入力される。フリツプフロ
ツプ７および８の出力は同一スイツチングパツケ
ージ内のシヨートパターン発生用ROM４に入力
される。 第２図は各段のスイツチングパツケージに含ま
れるフリツプフロツプの接続関係を示すブロツク
図である。第２図から明らかなように、初段パツ
ケージP1に含まれるフリツプフロツプ７１の出
力F1は同一パツケージ内の第２のフリツプフロ
ツプ８１のデータ入力Ｄに接続されていると共
に、次段パツケージP2の第１フリツプフロツプ
７２のデータ入力Ｄにも接続されており、第３段
以降のパツケージにおけるフリツプフロツプの接
続も同様にいもづる式になされている。 シヨートパターン発生用ROM４は、アドレス
信号、モード指定信号および同一パツケージ内の
フリツプフロツプ７，８の出力に基づいて後述す
る各種シヨートパターンを発生し、そのシヨート
パターンに応じて同一パツケージ内の第２のスイ
ツチ群SWG2が制御される。また、同一パツケー
ジ内のフリツプフロツプ７の出力およびフリツプ
フロツプ８の出力を反転回路１４により反転させ
た信号はアンドゲート１２を介して第３のフリツ
プフロツプ１３のデータ入力Ｄに入力される。ラ
ツチタイミング信号がフリツプフロツプ１３のク
ロツク入力Ｃに入力されると、フリツプフロツプ
１３はセツトされてデコーダイネーブル信号
ENAを発生し、このイネーブル信号ENAが１／
Ｎデコーダ５に印加されると１／Ｎデコーダ５が
活性化されて同一パツケージ内の第１のスイツチ
群SWG1の中の１つのスイツチが選択される。 第３図はスイツチングパツケージのアドレス制
御方法を説明するための波形図である。第３図か
ら明らかなように、第ｎ段のスイツチングパツケ
ージを指定するためには、第３図ｂのシフトデー
タSFDをハイレベルにした後にｎ個のクロツク
信号を送出すればよい。ｎ個のクロツク信号が制
御装置１から送出さると、第１段ないし第（ｎ―
１）段のスイツチングパツケージP1ないしPo-1の
各々に含まれる第１および第２のフリツプフロツ
プの出力F1およびF2はすべて論理「１」であり、
第ｎ段のスイツチングパツケージPnに含まれる
フリツプフロツプの出力F1は論理「１」、F2は論
理「０」、従つてF2の反転信号※F2は論理「１」
であり、第（ｎ＋１）段以降のスイツチングパツ
ケージに含まれるフリツプフロツプの出力はすべ
て論理「０」、従つて※F1，※F2共に論理「１」
である。こうして、同一パツケージ内の２つのフ
リツプフロツプの出力F1およびF2が共に論理
「１」の場合は指定したパツケージより前段のパ
ツケージであり、出力F1が論理「１」でF2が論
理「０」の場合は指定したパツケージであり、出
力F1およびF2が共に論理「０」の場合は指定し
たパツケージより後段のパツケージであると識別
できる。 各スイツチングパツケージの第２のスイツチ群
SWG2のスイツチ制御信号は前述の如く、シヨー
トパターン発生用ROM4によつて得られるが、モ
ード指定信号および同一パツケージ内の２つのフ
リツプフロツプの出力F1，F2とシヨートパター
ン発生用ROM4の出力であるシヨートパターンと
の関係は下記の表の通りである。
ークが存在するか否か、また不所望の配線が存在
するか否かを試験するための布線試験機のアドレ
ス制御方式に関し、特に、それぞれが試験端子に
接続された複数のスイツチと有する一連のスイツ
チングパツケージを備えた布線試験機において、
所望のスイツチングパツケージのアドレス指定お
よび指定されたスイツチングパツケージ内のスイ
ツチのアドレス指定を制御する布線試験機のアド
レス制御方式に関する。 (2) 技術の背景 一般に布線試験機は、大型プリント板ユニツト
等の被試験電子装置が持つ多数の（例えば数千な
いし数万）の被試験端子間の導通あるいは非導通
を試験するためのものであり、上記被試験端子に
接続される複数の試験端子を有する一連のパツケ
ージ（プリント板ユニツト）を備えている。布線
試験を行うためには、試験モードに応じて、被試
験端子を試験端子に所望のパターンで接続しなけ
ればならない。 近年、デイジタルコンピユータ等の被試験電子
装置はますます高密度化する傾向にあり、必然的
に被試験端子数は膨大なものになつて来ている。 このため、被試験端子と試験端子との接続に誤
りが発生する可能性が増大して布線試験の信頼性
が低下する傾向、および接続に要する時間が長く
なる傾向にある。従つて、布線試験の信頼性の向
上および試験時間の短縮が要望されている。 (3) 従来技術と問題点 上記パツケージは一般に、第１図に示されるよ
うに、２つのスイツチ群SWG1およびSWG2を備
えたスイツチングパツケージの形態をしており、
一方のスイツチ群SWG1において、各スイツチの
一端は測定器の一端に共通接続されており、各ス
イツチの他端は試験端子TP1，TP2，……，TPN
にそれぞれ接続されており、他方のスイツチ群
SWG2において、各スイツチの一端は測定器の他
端に共通接続されており、各スイツチの他端は試
験端子TP1，TP2，……，TPNにそれぞれ接続さ
れている。スイツチング方式としてはスキヤンニ
ング方式とシヨート方式が知られている。スキヤ
ンニング方式は、指定されたスイツチングパツケ
ージ内の第１のスイツチ群SWG1の中の１つのス
イツチ、例えばスイツチングパツケージP1内の
SW11を閉じておいて、第２のスイツチ群SWG2
の中のスイツチSW22，SW23，……を順次閉じる
ことにより、試験端子TP1とTP2、TP1とTP3，
……の間の導通または絶縁をチエツクする方式で
ある。シヨート方式は、第１のスイツチ群SWG1
の中の注目する単独試験端子に接続されたスイツ
チ、例えばSW13、または注目する複数の試験端
子に接続されたスイツチ、例えばSW12とSW13を
閉じておき、第２のスイツチ群SWG2の中で上記
注目した試験端子以外の試験端子に接続されたス
イツチとすべて閉じて、注目した試験端子とそれ
以外の試験端子の間の絶縁をチエツクする方式で
ある。シヨート方式はスキヤンニング方式に対
し、試験回数が少なくて済むため試験時間が短か
いという利点があるが、注目する試験端子をアド
レス指定するための制御が複雑になるという問題
がある。 従来、各スイツチングパツケージはバツクパネ
ルを持つシエルフの中に実装し、所望のスイツチ
ングパツケージの選択制御は、バツクパネル上の
パツケージ毎に設けられた信号線により制御され
ていた。しかしながら、バツクパネルが必要なた
め、コスト高になること、障害時にパツケージの
抜き取りが困難であること、装置の大きさがバツ
クパネルにより制約を受けるためパツケージ実装
の自由度に制約があること、等の問題があつた。 バツクパネル配線方式における上述の問題を解
決した方式として、いもづる式ケーブル接続方式
が知られている。このいもづる式ケーブル接続方
式においては、各スイツチングパツケージに単一
のフリツプフロツプが設けられており、各フリツ
プフロツプの出力は次段のスイツチングパツケー
ジ内のフリツプフロツプの入力に接続されてお
り、すべてのフリツプフロツプは同一のクロツク
信号で駆動され、初段のスイツチングパツケージ
内のフリツプフロツプの入力にはシフトデータが
入力されるようになつている。シフトデータを論
理「１」のハイレベルにした後に、所望の数、例
えばｉ個（ｉは整数）のクロツク信号を与える
と、初段からｉ段目までのスイツチングパツケー
ジ内のフリツプフロツプはすべて論理「１」を出
力し、ｉ＋１段目以降のフリツプフロツプの出力
はすべて論理「０」となる。例えば、論理「１」
を出力しているフリツプフロツプが属するスイツ
チングパツケージ内の第２のスイツチ群SWG2の
すべてのスイツチを閉じておき、論理「０」を出
力しているフリツプフロツプが属するスイツチン
グパツケージ内の第２のスイツチ群のすべてのス
イツチは開にしておくことにより、指定したスイ
ツチングパツケージより前段のすべてのスイツチ
ングパツケージの各々において、第１のスイツチ
群SWG1の中の指定したスイツチに接続された試
験端子と他のすべての試験端子との間の絶縁試験
が実行できる。シフトデータとして、クロツク信
号の周期より短かいパルス巾の信号を用いれば、
クロツク信号に応じてシフトデータのパルスはフ
リツプフロツプを順次シフトする。この場合、ｉ
個のクロツク信号を与えると、ｉ番目のフリツプ
フロツプのみが論理「１」を出力し、他のすべて
のフリツプフロツプは論理「０」を出力する。こ
うして、指定されたスイツチングパツケージPiに
おいて、第１のスイツチ群SWG1の中の指定した
スイツチに接続された試験端子と他のすべての試
験端子との間の絶縁試験を実行することも可能で
ある。。このいもづる式ケーブル接続方式によれ
ばバツクパネルは不要となり、スイツチングパツ
ケージの選択はクロツク信号のクロツク数により
簡単に行なうことが出来る。 しかしながら、上述のいもづる式ケーブル接続
方式においては、各スイツチングパツケージは単
一のフリツプフロップしか備えていないため、こ
の回路だけでは可能な布線試験モードの種類が少
ないという問題がある。すなわち、フリツプフロ
ツプは、指定したスイツチングパツケージ以前の
すべての段に含まれるフリツプフロツプがセツト
されるか、あるいは、指定したスイツチングパツ
ケージ内のフリツプフロップのみがセツトされる
だけなので、前者の場合は自パツケージが指定し
たスイツチングパツケージか否かが特定できず、
従つて、スイツチングパツケージの指定が不可能
である。また、後者の場合は指定したスイツチン
グパツケージのみが特定でき、他のスイツチング
パツケージは、自パツケージが指定したスイツチ
ングパツケージより前段に位置するのか後段に位
置するのか認識することが不可能であり、指定し
たパツケージ内での布線ネツトの選択は可能であ
るが、指定したパツケージ内の指定した試験端子
より低い番号の試験端子に接続された第２のスイ
ツチ群SWG2のスイツチおよび指定スイツチング
パツケージより前段のすべての第２のスイツチ群
SWG2を閉じるという試験モード（以下、ローワ
ーシヨートモードと称する）は不可能である。ロ
ーワーシヨートモードを実行可能にするために
は、各試験端子毎にフリツプフロツプが必要とな
り、回路規模が大きくなつてしまう。同様に、指
定したパツケージ内の指定した試験端子より高い
番号の試験端子に接続された第２のスイツチ群
SWG2のスイツチおよび指定スイツチングパツケ
ージより後段のすべての第２のスイツチ群SWG2
を閉じるという試験モード（以下、ハイヤーシヨ
ートモードと称する）も各試験端子毎にフリツプ
フロツプを設けない限り不可能である。 (4) 発明の目的 本発明は上述の従来のいもづる式ケーブル接続
方式における欠点に鑑み、各スイツチングパツケ
ージに２個のフリツプフロツプを設けることによ
り、簡単な制御信号で指定スイツチングパツケー
ジか、その前段のスイツチングパツケージか、あ
るいはその後段のスイツチングパツケージかの識
別を可能にし、それにより、指定の試験端子のみ
の試験あるいは指定の試験端子以外のすべての端
子についての試験のみならず、上述のローワーシ
ヨートモードおよびハイヤーシヨートモードの試
験も可能にする布線試験機のアドレス制御方式を
提供することを目的とする。 (5) 発明の構成 上記の目的を達成するために、本発明により、
それぞれ複数の試験端子を有する第１および第２
のスイツチ群、アドレス指定信号に応じて第１の
スイツチ群の中の１つの試験端子を選択するデコ
ーダ、および、アドレス指定信号とモード指定信
号に応じて第２のスイツチ群の試験端子のいくつ
かを短絡させるシヨートパターン発生回路、を具
備するスイツチングパツケージを複数個備えた布
線試験機において、スイツチングパツケージの
各々は共通クロツク信号に応じてシフトデータを
ラツチする第１および第２のフリツプフロツプを
備えており、任意の１つの段のスイツチングパツ
ケージに含まれる第１のフリツプフロツプから出
力されるシフトデータをその段に含まれる第２の
フリツプフロツプのデータ入力端子に入力すると
共に、その段の次の段のスイツチングパツケージ
に含まれる第１のフリツプフロツプのデータ入力
端子に入力し、その段に含まれるシヨートパター
ン発生回路はその段に含まれる第１および第２の
フリツプフロツプの出力に基づいてシヨートパタ
ーンを決定するようにしたことを特徴とする布線
試験機のアドレス制御方式が提供される。 該シヨートパターン発生回路は、該アドレス指
定信号と該モード指定信号と該第１および第２の
フリツプフロツプの出力とに基づいて、所定のシ
ヨートパターンを発生するようにした読出し専用
メモリで構成することが好ましい。 (6) 発明の実施例 以下本発明実施例を図面によつて詳述する。 第１図は本発明による布線試験機のアドレス制
御方式の一実施例を説明するためのブロツク回路
図である。第１図において、P1，P2は一連のス
イツチングパツケージの初段および第２段のスイ
ツチングパツケージを示している。図面の簡単化
のために２段しか示していないが、実際には第３
段以降多数のスイツチングパツケージが存在して
いる。各スイツチングパツケージは同一の構成を
有しており、第１のスイツチ群SWG1と第２のス
イツチ群SWG2を備えている。第１のスイツチ群
SWG1はＮ個（Ｎは整数）のスイツチSW11，
SW12，……，SW1Nを備えており、これらのスイ
ツチの一端はそれぞれ、試験端子TP1，TP2，…
…，TPNに接続され、他端は測定器Ｔの一端に共
通接続されている。同様に第２のスイツチ群もＮ
個のスイツチSW21，SW22，……，SW2Nを備え
ており、これらのスイツチの一端はそれぞれ、試
験端子TP1，TP2，……，TPNに接続され、他端
は測定器Ｔの他端に共通接続されている。制御装
置１から送出されるアドレス信号はアドレスバス
２を介して、各スイツチングパツケージに含まれ
るレジスタ３およびシヨートパターン発生用
ROM４に入力される。レジスタ３へのアドレス
信号の格納は制御装置１からラツチタイミング信
号線１１を介して送出されるラツチタイミング信
号に応じて行われる。レジスタ３に格納されたア
ドレス信号は１／Ｎデコーダ５に入力される。制
御装置１からは更にモード指定信号が送出され、
モード指定バス６を介して各スイツチングパツケ
ージに含まれるシヨートパターン発生用ROM４
に入力される。本発明により各スイツチングパツ
ケージは２個のフリツプフロツプ７および８を備
えており、各フリツプフロツプは制御装置１から
クロツク信号線９を介して送出されるクロツク信
号によつて共通に駆動される。初段のスイツチン
グパツケージP1において、フリツプフロツプ７
のデータ入力Ｄには制御装置からシフトデータ線
１０を介して送出されるシフトデータSFDが入
力され、フリツプフロツプ７の出力は同一スイツ
チングパツケージP1内の第２のフリツプフロツ
プ８のデータ入力Ｄに入力される。フリツプフロ
ツプ７および８の出力は同一スイツチングパツケ
ージ内のシヨートパターン発生用ROM４に入力
される。 第２図は各段のスイツチングパツケージに含ま
れるフリツプフロツプの接続関係を示すブロツク
図である。第２図から明らかなように、初段パツ
ケージP1に含まれるフリツプフロツプ７１の出
力F1は同一パツケージ内の第２のフリツプフロ
ツプ８１のデータ入力Ｄに接続されていると共
に、次段パツケージP2の第１フリツプフロツプ
７２のデータ入力Ｄにも接続されており、第３段
以降のパツケージにおけるフリツプフロツプの接
続も同様にいもづる式になされている。 シヨートパターン発生用ROM４は、アドレス
信号、モード指定信号および同一パツケージ内の
フリツプフロツプ７，８の出力に基づいて後述す
る各種シヨートパターンを発生し、そのシヨート
パターンに応じて同一パツケージ内の第２のスイ
ツチ群SWG2が制御される。また、同一パツケー
ジ内のフリツプフロツプ７の出力およびフリツプ
フロツプ８の出力を反転回路１４により反転させ
た信号はアンドゲート１２を介して第３のフリツ
プフロツプ１３のデータ入力Ｄに入力される。ラ
ツチタイミング信号がフリツプフロツプ１３のク
ロツク入力Ｃに入力されると、フリツプフロツプ
１３はセツトされてデコーダイネーブル信号
ENAを発生し、このイネーブル信号ENAが１／
Ｎデコーダ５に印加されると１／Ｎデコーダ５が
活性化されて同一パツケージ内の第１のスイツチ
群SWG1の中の１つのスイツチが選択される。 第３図はスイツチングパツケージのアドレス制
御方法を説明するための波形図である。第３図か
ら明らかなように、第ｎ段のスイツチングパツケ
ージを指定するためには、第３図ｂのシフトデー
タSFDをハイレベルにした後にｎ個のクロツク
信号を送出すればよい。ｎ個のクロツク信号が制
御装置１から送出さると、第１段ないし第（ｎ―
１）段のスイツチングパツケージP1ないしPo-1の
各々に含まれる第１および第２のフリツプフロツ
プの出力F1およびF2はすべて論理「１」であり、
第ｎ段のスイツチングパツケージPnに含まれる
フリツプフロツプの出力F1は論理「１」、F2は論
理「０」、従つてF2の反転信号※F2は論理「１」
であり、第（ｎ＋１）段以降のスイツチングパツ
ケージに含まれるフリツプフロツプの出力はすべ
て論理「０」、従つて※F1，※F2共に論理「１」
である。こうして、同一パツケージ内の２つのフ
リツプフロツプの出力F1およびF2が共に論理
「１」の場合は指定したパツケージより前段のパ
ツケージであり、出力F1が論理「１」でF2が論
理「０」の場合は指定したパツケージであり、出
力F1およびF2が共に論理「０」の場合は指定し
たパツケージより後段のパツケージであると識別
できる。 各スイツチングパツケージの第２のスイツチ群
SWG2のスイツチ制御信号は前述の如く、シヨー
トパターン発生用ROM4によつて得られるが、モ
ード指定信号および同一パツケージ内の２つのフ
リツプフロツプの出力F1，F2とシヨートパター
ン発生用ROM4の出力であるシヨートパターンと
の関係は下記の表の通りである。
【表】
上記の表から明らかなように、指定モードがロ
ーワーシヨートの場合、F1，F2が共に論理「１」
を示すスイツチングパツケージの第２のスイツチ
群のスイツチは全てオンにするようにシートパタ
ーン発生ROMから例えばオール「１」のスイツ
チ制御信号が出力され、F1が論理「１」、F2が論
理「０」を示すスイツチングパツケージでは指定
アドレスの試験端子番号以下の試験端子に接続さ
れた第２のスイツチ群のスイツチをオンにする制
御信号がROM４から出力され、F1が論理「０」
を示すスイツチングパツケージの第２のスイツチ
群SWG2はすべてオフになるようにROM４から
制御信号が出力される。ハイヤーシヨートモー
ド、指定アドレスの試験端子以外をシヨートする
モード、および指定アドレスの一試験端子のみを
オンにするモードについても上記表から容易に類
推されるので説明を省略する。 (7) 発明の効果 以上、詳細に説明したように、本発明による布
線試験機のアドレス制御方式によれば、クロツク
信号とモード指定信号を用いた簡単な制御で、指
定アドレスの試験端子に接続されたスイツチのみ
オンまたはオフにする試験モードに加えて、ロー
ワーシヨートモード、ハイヤーシヨートモードの
試験モードの選択が可能なため、最低必要な端子
間のみのテストで済み、スイツチに可動部がある
場合はスイツチの寿命が伸び、かつ消費電力が低
減される。
ーワーシヨートの場合、F1，F2が共に論理「１」
を示すスイツチングパツケージの第２のスイツチ
群のスイツチは全てオンにするようにシートパタ
ーン発生ROMから例えばオール「１」のスイツ
チ制御信号が出力され、F1が論理「１」、F2が論
理「０」を示すスイツチングパツケージでは指定
アドレスの試験端子番号以下の試験端子に接続さ
れた第２のスイツチ群のスイツチをオンにする制
御信号がROM４から出力され、F1が論理「０」
を示すスイツチングパツケージの第２のスイツチ
群SWG2はすべてオフになるようにROM４から
制御信号が出力される。ハイヤーシヨートモー
ド、指定アドレスの試験端子以外をシヨートする
モード、および指定アドレスの一試験端子のみを
オンにするモードについても上記表から容易に類
推されるので説明を省略する。 (7) 発明の効果 以上、詳細に説明したように、本発明による布
線試験機のアドレス制御方式によれば、クロツク
信号とモード指定信号を用いた簡単な制御で、指
定アドレスの試験端子に接続されたスイツチのみ
オンまたはオフにする試験モードに加えて、ロー
ワーシヨートモード、ハイヤーシヨートモードの
試験モードの選択が可能なため、最低必要な端子
間のみのテストで済み、スイツチに可動部がある
場合はスイツチの寿命が伸び、かつ消費電力が低
減される。
第１図は本発明による布線試験機のアドレス制
御方式の一実施例を説明するためのブロツク回路
図、第２図は各段のスイツチングパツケージに含
まれるフリツプフロツプの接続関係を示すブロツ
ク図、第３図はスイツチングパツケージのアドレ
ス制御方法を説明するための波形図である。 図面に於て、１は制御装置、２はアドレスバ
ス、３はレジスタ、４はシヨートパターン発生用
ROM、５は１／Ｎデコーダ、６はモード指定バ
ス、７は第１のフリツプフロツプ、８は第２のフ
リツプフロツプ、９はクロツク信号線、１０はシ
フトデータ線、P1は初段スイツチングパツケー
ジ、P2は第２段スイツチングパツケージ、SWG
１は第１のスイツチ群、SWG２は第２のスイツ
チ群、TP1，TP2，……TPNは試験電子をそれぞ
れ示す。
御方式の一実施例を説明するためのブロツク回路
図、第２図は各段のスイツチングパツケージに含
まれるフリツプフロツプの接続関係を示すブロツ
ク図、第３図はスイツチングパツケージのアドレ
ス制御方法を説明するための波形図である。 図面に於て、１は制御装置、２はアドレスバ
ス、３はレジスタ、４はシヨートパターン発生用
ROM、５は１／Ｎデコーダ、６はモード指定バ
ス、７は第１のフリツプフロツプ、８は第２のフ
リツプフロツプ、９はクロツク信号線、１０はシ
フトデータ線、P1は初段スイツチングパツケー
ジ、P2は第２段スイツチングパツケージ、SWG
１は第１のスイツチ群、SWG２は第２のスイツ
チ群、TP1，TP2，……TPNは試験電子をそれぞ
れ示す。
Claims (1)
- 【特許請求の範囲】 １ それぞれ複数の試験端子を有する第１および
第２のスイツチ群、 アドレス指定信号に応じて該第１のスイツチ群
の中の１つの試験端子を選択するデコーダ、およ
び 該アドレス指定信号とモード指定信号に応じて
該第２のスイツチ群の試験端子のいくつかを短絡
させるシヨートパターン発生回路 を具備するスイツチングパツケージを複数個備え
た布線試験機において、 該スイツチングパツケージの各々は共通クロツ
ク信号に応じてシフトデータをラツチする第１お
よび第２のフリツプフロツプを備えており、任意
の１つの段のスイツチングパツケージに含まれる
該第１のフリツプフロツプから出力されるシフト
データを該段に含まれる該第２のフリツプフロツ
プのデータ入力端子に入力すると共に、該段の次
の段のスイツチングパツケージに含まれる該第１
のフリツプフロツプのデータ入力端子に入力し、
該段に含まれるシヨートパターン発生回路は該段
に含まれる該第１および第２のフリツプフロツプ
の出力に基づいてシヨートパターンを決定するよ
うにしたことを特徴とする布線試験機のアドレス
制御方式。 ２ 該シヨートパターン発生回路は、該アドレス
指定信号と該モード指定信号と該第１および第２
のフリツプフロツプの出力とに基づいて、所定の
シヨートパターンを発生するようにした読出し専
用メモリで構成されたことを特徴とする特許請求
の範囲第１項記載の布線試験機のアドレス制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173697A JPS5876773A (ja) | 1981-10-31 | 1981-10-31 | 布線試験機のアドレス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56173697A JPS5876773A (ja) | 1981-10-31 | 1981-10-31 | 布線試験機のアドレス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5876773A JPS5876773A (ja) | 1983-05-09 |
| JPH0123070B2 true JPH0123070B2 (ja) | 1989-04-28 |
Family
ID=15965433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56173697A Granted JPS5876773A (ja) | 1981-10-31 | 1981-10-31 | 布線試験機のアドレス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5876773A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6042662A (ja) * | 1983-08-17 | 1985-03-06 | Ibiden Co Ltd | プリント配線板の検査方法とその検査装置 |
| JPS61117473A (ja) * | 1984-11-13 | 1986-06-04 | Ibiden Co Ltd | プリント配線板の検査方法とその検査装置 |
-
1981
- 1981-10-31 JP JP56173697A patent/JPS5876773A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5876773A (ja) | 1983-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0758771B1 (en) | An electronic circuit or board tester and a method of testing an electronic device | |
| EP0053665A1 (en) | Testing embedded arrays in large scale integrated circuits | |
| JPS6232511B2 (ja) | ||
| US5918198A (en) | Generating pulses in analog channel of ATE tester | |
| JPH0123070B2 (ja) | ||
| KR100544223B1 (ko) | 반도체 디바이스 시험 장치 | |
| JP3401713B2 (ja) | 集積回路試験装置 | |
| JPH08293734A (ja) | 波形発生装置 | |
| US6958617B1 (en) | Electromechanical module, for holding IC-chips in a chip testing system, that synchronizes and translates test signals to the IC-chips | |
| US5381045A (en) | Circuit for AC voltage application in synchronism with pattern signal generator | |
| JP2962213B2 (ja) | 半導体集積回路のテスト回路およびテスト方法 | |
| JPS60120269A (ja) | 半導体テスト装置 | |
| JP2598580Y2 (ja) | Ｉｃ試験装置 | |
| JP2000149593A (ja) | Ｉｃ試験装置 | |
| JP3006076B2 (ja) | Ｉｃ試験装置 | |
| JPH07104386B2 (ja) | 論理回路試験装置 | |
| JP3119388B2 (ja) | Ｉｃ試験装置 | |
| JP2605858B2 (ja) | 半導体集積回路装置のモニタダイナミックバーンインテスト装置 | |
| JPH07209389A (ja) | 高速パターン発生器 | |
| JP2962552B2 (ja) | Ｉｃ試験装置 | |
| JP2864880B2 (ja) | 半導体メモリｉｃ試験装置 | |
| JPH0429991B2 (ja) | ||
| JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
| JP2002131394A (ja) | 半導体試験装置のテスト波形生成装置 | |
| JP3341506B2 (ja) | 半導体集積回路 |