JPH01231673A - 誤差検出回路 - Google Patents
誤差検出回路Info
- Publication number
- JPH01231673A JPH01231673A JP63057482A JP5748288A JPH01231673A JP H01231673 A JPH01231673 A JP H01231673A JP 63057482 A JP63057482 A JP 63057482A JP 5748288 A JP5748288 A JP 5748288A JP H01231673 A JPH01231673 A JP H01231673A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- circuit
- polarity
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回転制御系における誤差検出回路に関し、特に
ビデオ・テープ・レコーダ（以下、Ｖ、ＴＲと略称する
）やディジタル・オーディオ・チープレコーグ（以下、
ＤＡＴと略称する）に適する誤差検出回路に関する。
ビデオ・テープ・レコーダ（以下、Ｖ、ＴＲと略称する
）やディジタル・オーディオ・チープレコーグ（以下、
ＤＡＴと略称する）に適する誤差検出回路に関する。
従来、この種の誤差検出回路は、比較回路とパルス幅変
調回路とで構成されている。
調回路とで構成されている。
第２図に示す従来例は、比較回路１とパルス幅変調回路
２とで構成されている。比較回路１は、被検出信号２１
と基準信号２２とを入力とし、被検出値と基準値とを比
較し、その差に相当する誤差データ信号２３を出力する
。パルス幅変調回路２は、その誤差データ信号２３を入
力とし、誤差量をパルス幅に変調することによって、検
出信号２４を出力する。
２とで構成されている。比較回路１は、被検出信号２１
と基準信号２２とを入力とし、被検出値と基準値とを比
較し、その差に相当する誤差データ信号２３を出力する
。パルス幅変調回路２は、その誤差データ信号２３を入
力とし、誤差量をパルス幅に変調することによって、検
出信号２４を出力する。
第３図ＡないしＣは、第２図に示す従来例の動作説明図
である。まず、第３図Ａは、被検出値３１がａ点からｅ
点を通る線上にある場合の例であり、それぞれの点にお
ける基準値３２との差つまり誤差量が−Ａ・−Ｂ−Ｃ−
Ｄ−Ｅであることを示している。特に、０点においては
、被検出値３１が基準値３２に等しい。次に、第３図Ｂ
は、検出信号２４が誤差量によってパルス幅変調される
ことを示している。パルス幅の大小は、しばしばパルス
幅変調周期Ｔとの割合、つまりデユーティで表現される
。誤差量が−Ａ以下またはＥ以上において、デユーティ
は０％（ＯＡ）または１００％（ＯＥ）である。特に誤
差量がＣにおいて、デユーティは５０％（ＯＣ）である
。さらに、第３図Ｃは、第３図Ｂに示す検出信号２４の
極性を反転した場合の例である。
である。まず、第３図Ａは、被検出値３１がａ点からｅ
点を通る線上にある場合の例であり、それぞれの点にお
ける基準値３２との差つまり誤差量が−Ａ・−Ｂ−Ｃ−
Ｄ−Ｅであることを示している。特に、０点においては
、被検出値３１が基準値３２に等しい。次に、第３図Ｂ
は、検出信号２４が誤差量によってパルス幅変調される
ことを示している。パルス幅の大小は、しばしばパルス
幅変調周期Ｔとの割合、つまりデユーティで表現される
。誤差量が−Ａ以下またはＥ以上において、デユーティ
は０％（ＯＡ）または１００％（ＯＥ）である。特に誤
差量がＣにおいて、デユーティは５０％（ＯＣ）である
。さらに、第３図Ｃは、第３図Ｂに示す検出信号２４の
極性を反転した場合の例である。
上述した従来の誤差検出回路は、検出信号の極性が第３
ｂ図または第３ｃ図のいずれか一方のみとなっているの
で、回転制御系の制御対象によっては、反転回路を付加
しなければならないという欠点がある。
ｂ図または第３ｃ図のいずれか一方のみとなっているの
で、回転制御系の制御対象によっては、反転回路を付加
しなければならないという欠点がある。
特に、本従来例を集積回路に内蔵し、ＶＴＲまたはＤＡ
Ｔセットのプリント基板に実装する場合、反転回路を付
加することは、実装面積の増加と実装工数の増加を導き
、コストアップ及び信頼度ダウンを招くおそれがあると
いう欠点がある。
Ｔセットのプリント基板に実装する場合、反転回路を付
加することは、実装面積の増加と実装工数の増加を導き
、コストアップ及び信頼度ダウンを招くおそれがあると
いう欠点がある。
本発明の誤差検出回路は、誤差を求める比較回路とその
誤差量に相当するパルス幅を発生するパルス幅変調回路
とその変調信号の極性を決める極性選択回路とを有し、
前記比較回路の、第−及び第二の入力を被検出値をもつ
被検出信号端子及び基準値をもつ基準信号端子に、第一
の出力を誤差データ信号端に、それぞれ接続し、前記パ
ルス幅変調回路の、第一の入力を前記誤差データ信号端
に、第一の出力をパルス幅変調信号端に、それぞれ接続
し、前記極性選択回路の、第−及び第二の入力を極性選
択信号端子及び前記パルス幅変調信号端に、第一の出力
を検出信号端子に、それぞれ接続して構成している。
誤差量に相当するパルス幅を発生するパルス幅変調回路
とその変調信号の極性を決める極性選択回路とを有し、
前記比較回路の、第−及び第二の入力を被検出値をもつ
被検出信号端子及び基準値をもつ基準信号端子に、第一
の出力を誤差データ信号端に、それぞれ接続し、前記パ
ルス幅変調回路の、第一の入力を前記誤差データ信号端
に、第一の出力をパルス幅変調信号端に、それぞれ接続
し、前記極性選択回路の、第−及び第二の入力を極性選
択信号端子及び前記パルス幅変調信号端に、第一の出力
を検出信号端子に、それぞれ接続して構成している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図に示す誤差検出回路の実施例は、比較回路１とパル
ス幅変調回路２と極性選択回路３とを具備して構成され
ている。比較回路１の、第−及び第二の入力は被検出信
号２１の端子及び基準信号２２の端子に、第一の出力は
誤差データ信号２３の出力端に、それぞれ接続されてい
る。パルス幅変調回路２の第一の入力は誤差データ信号
２３の出力端に、第一の出力はパルス幅変調信号２４の
出力端に、それぞれ接続されている。極性選択回路３の
第−及び第二の入力は極性選択信号２５の端子及びパル
ス幅変調信号２４の出力端に、第一の出力は検出信号２
６の端子に、それぞれ接続されている。
１図に示す誤差検出回路の実施例は、比較回路１とパル
ス幅変調回路２と極性選択回路３とを具備して構成され
ている。比較回路１の、第−及び第二の入力は被検出信
号２１の端子及び基準信号２２の端子に、第一の出力は
誤差データ信号２３の出力端に、それぞれ接続されてい
る。パルス幅変調回路２の第一の入力は誤差データ信号
２３の出力端に、第一の出力はパルス幅変調信号２４の
出力端に、それぞれ接続されている。極性選択回路３の
第−及び第二の入力は極性選択信号２５の端子及びパル
ス幅変調信号２４の出力端に、第一の出力は検出信号２
６の端子に、それぞれ接続されている。
つぎに、その動作について説明する。第３図ＡないしＣ
は、第１図に示す実施例の動作説明図である。第３図Ａ
は、被検出信号２１がもっている被検出値３１がａ点か
らｅ点を通る場合の例であり、それぞれの点における基
準信号２２がもっている基準値３２との差、つまり誤差
量が−Ａ・−Ｂ−Ｃ−Ｄ−Ｅであることを示している。
は、第１図に示す実施例の動作説明図である。第３図Ａ
は、被検出信号２１がもっている被検出値３１がａ点か
らｅ点を通る場合の例であり、それぞれの点における基
準信号２２がもっている基準値３２との差、つまり誤差
量が−Ａ・−Ｂ−Ｃ−Ｄ−Ｅであることを示している。
特に０点においては、被検出値３１が基準値３２に等し
い。第３図Ｂは、パルス幅変調信号２４が誤差量によっ
てパルス幅変調さｈることを示している。
い。第３図Ｂは、パルス幅変調信号２４が誤差量によっ
てパルス幅変調さｈることを示している。
パルス幅の大小は、しばしばパルス幅変調周期Ｔとの割
合、つまりデユーティで表現される。誤差量か−Ａ以下
またはＥ以上においてデユーティは０％（ＯＡ）または
１００％（ＯＥ）である。特に誤差量Ｃにおいて、デユ
ーティは５０％（ＯＣ）である。第３図Ｃは、第３図Ｂ
に示すパルス幅変調信号２４の極性を反転した場合の例
である。ここまでは、従来例と同じである。ここで、パ
ルス幅変調信号２４が第３図Ｂの例の場合に、検出信号
２６は極性選択信号２５が正転または反転選択によって
、第３図Ｂまたは第３図Ｃの例と同一になる。一方、パ
ルス幅変調信号２４が第３図Ｃの例の場合に、検出信号
２６は極性選択信号２５が正転または反転選択によって
、第３図Ｃまたは第３図Ｂの例と同一になる。
合、つまりデユーティで表現される。誤差量か−Ａ以下
またはＥ以上においてデユーティは０％（ＯＡ）または
１００％（ＯＥ）である。特に誤差量Ｃにおいて、デユ
ーティは５０％（ＯＣ）である。第３図Ｃは、第３図Ｂ
に示すパルス幅変調信号２４の極性を反転した場合の例
である。ここまでは、従来例と同じである。ここで、パ
ルス幅変調信号２４が第３図Ｂの例の場合に、検出信号
２６は極性選択信号２５が正転または反転選択によって
、第３図Ｂまたは第３図Ｃの例と同一になる。一方、パ
ルス幅変調信号２４が第３図Ｃの例の場合に、検出信号
２６は極性選択信号２５が正転または反転選択によって
、第３図Ｃまたは第３図Ｂの例と同一になる。
以上説明したように本発明は、極性選択回路を設け、極
性選択信号で極性を選択することにより反転回路を付加
することなしに回転制御系の制御対象の差異に対応でき
る効果がある。
性選択信号で極性を選択することにより反転回路を付加
することなしに回転制御系の制御対象の差異に対応でき
る効果がある。
特に、本発明を集積回路に内蔵し、ＶＴＲまたはＤＡＴ
セットのプリント基板に実装する場合、制御対象に差異
があっても反転回路を付加する必要がないので、実装面
積・実装工数の増加を導かず、コストアップ及び信頼度
ダウンを招くおそれをなくせる効果がある。
セットのプリント基板に実装する場合、制御対象に差異
があっても反転回路を付加する必要がないので、実装面
積・実装工数の増加を導かず、コストアップ及び信頼度
ダウンを招くおそれをなくせる効果がある。
第１図は本発明の誤差検出回路の一実施例を示すブロッ
ク図、第２図は従来の誤差検出回路の一例を示すブロッ
ク図、第３図ＡないしＣは第１図および第２図の動作説
明図である。 １・・・・・・比較回路、２・・・・・・パルス幅変調
回路、３・・・・・・極性選択回路、２１・・・・・・
被検出信号、２２・・・・・・基準信号、２３・・・・
・・誤差データ信号、２４．２４’・・・・・・パルス
幅変調信号または検出信号、２５・・・・・・極性選択
信号、２６・・・・・・検出信号、３１・・・・・・被
検出値、３２・・・・・・基準値、ａ ”−’ ｅ・・
・・・・被検出値の点、−Ａ・−Ｂ−Ｃ−Ｄ−Ｅ・・・
・・・誤差量、ＯＡ〜ＯＥ。 ＯＡ’〜ＯＥ’・・・・・・パルス幅変調状態。 代理人 弁理士 内 原 １ ￥１図
ク図、第２図は従来の誤差検出回路の一例を示すブロッ
ク図、第３図ＡないしＣは第１図および第２図の動作説
明図である。 １・・・・・・比較回路、２・・・・・・パルス幅変調
回路、３・・・・・・極性選択回路、２１・・・・・・
被検出信号、２２・・・・・・基準信号、２３・・・・
・・誤差データ信号、２４．２４’・・・・・・パルス
幅変調信号または検出信号、２５・・・・・・極性選択
信号、２６・・・・・・検出信号、３１・・・・・・被
検出値、３２・・・・・・基準値、ａ ”−’ ｅ・・
・・・・被検出値の点、−Ａ・−Ｂ−Ｃ−Ｄ−Ｅ・・・
・・・誤差量、ＯＡ〜ＯＥ。 ＯＡ’〜ＯＥ’・・・・・・パルス幅変調状態。 代理人 弁理士 内 原 １ ￥１図
Claims (1)
- 被検出信号および基準信号を受けそれらの誤差を求める
比較回路と、その誤差量に相当するパルス幅をもったパ
ルス幅変調信号を発生するパルス幅変調回路と、その変
調信号の極性を決める極性選択回路とを有することを特
徴とする誤差検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057482A JPH01231673A (ja) | 1988-03-10 | 1988-03-10 | 誤差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63057482A JPH01231673A (ja) | 1988-03-10 | 1988-03-10 | 誤差検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01231673A true JPH01231673A (ja) | 1989-09-14 |
Family
ID=13056931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63057482A Pending JPH01231673A (ja) | 1988-03-10 | 1988-03-10 | 誤差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01231673A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162382A (ja) * | 1984-08-31 | 1986-03-31 | Hitachi Ltd | モ−タの速度制御装置 |
-
1988
- 1988-03-10 JP JP63057482A patent/JPH01231673A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6162382A (ja) * | 1984-08-31 | 1986-03-31 | Hitachi Ltd | モ−タの速度制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01298401A (ja) | 誤差検出回路 | |
| JPS6035376A (ja) | デ−タ記録検査方式 | |
| JPS62192982A (ja) | コンパクトデイスクのバ−ストエラ−検出回路 | |
| JPS59149416A (ja) | 波形整形回路 | |
| KR970003249Y1 (ko) | 고충실도 비디오 카세트 레코더의 오토 트랙킹 입력회로 | |
| JPH01293738A (ja) | 復調回路 | |
| JPH02183680A (ja) | 自動利得制御回路 | |
| JPH056808B2 (ja) | ||
| JP3544596B2 (ja) | シンクロ／デジタル変換器におけるビット飛び検出方法 | |
| JPS6285513A (ja) | スライスレベル自動設定回路 | |
| JPH083078Y2 (ja) | デジタル多重化装置におけるａｉｓ送出回路 | |
| JPS6119857U (ja) | 出力ポ−ト制御回路 | |
| JPS6098507A (ja) | ノイズリダクシヨン回路自動切換装置 | |
| JPH02304610A (ja) | 周辺機器の電源オン・オフ検知装置 | |
| JPS6041305A (ja) | 過負荷検出回路 | |
| JPS58154920A (ja) | レベル検出器 | |
| JPS61172438A (ja) | 符号誤り検出回路 | |
| JPH09282239A (ja) | デュアルポートメモリの書き込み／読み出し位相 比較回路 | |
| JPS606143B2 (ja) | 入力デ−タ状変検出回路 | |
| JPH041976A (ja) | 磁気ディスク装置 | |
| JPS6076066A (ja) | トラツキングエラ−信号生成回路 | |
| JPH02117206A (ja) | 半導体集積回路装置 | |
| JPH05242409A (ja) | 磁気テープ装置の記録電流設定方法 | |
| JPS61256825A (ja) | Ｐｗｍ型ｄ／ａ変換装置 | |
| JPH02158210A (ja) | パルス異常検出回路 |