JPH01298401A - 誤差検出回路 - Google Patents
誤差検出回路Info
- Publication number
- JPH01298401A JPH01298401A JP63130936A JP13093688A JPH01298401A JP H01298401 A JPH01298401 A JP H01298401A JP 63130936 A JP63130936 A JP 63130936A JP 13093688 A JP13093688 A JP 13093688A JP H01298401 A JPH01298401 A JP H01298401A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- polarity
- error
- data signal
- signal terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は回転制御系における誤差検出回路に関し、特に
ビデオ・テープ・レコーダ（以下、ＶＴＲと略称する）
やディジタル・オーディオ・テープレコーダ（以下、Ｄ
ＡＴと略称する）に適する誤差検出回路に関する。
ビデオ・テープ・レコーダ（以下、ＶＴＲと略称する）
やディジタル・オーディオ・テープレコーダ（以下、Ｄ
ＡＴと略称する）に適する誤差検出回路に関する。
従来、この種の誤差検出回路は、比較回路とディジタル
・アナログ変換回路とで構成されている。第２図に示す
従来例は、比較回路ｌとディジタル・アナログ変換回路
２とで構成されている。
・アナログ変換回路とで構成されている。第２図に示す
従来例は、比較回路ｌとディジタル・アナログ変換回路
２とで構成されている。
比較回路ｌは、被検出信号２１と基準信号２２とを入力
とし、被検出値と基準値とを比較し、その差に相当する
誤差データ信号２３を出力する。
とし、被検出値と基準値とを比較し、その差に相当する
誤差データ信号２３を出力する。
ディジタル・アナログ変換回路２は、その誤差データ信
号２３を入力とし、ディジタル誤差量をアナログ量に変
換することによって、検出信号２４を出力する。
号２３を入力とし、ディジタル誤差量をアナログ量に変
換することによって、検出信号２４を出力する。
第３ａ図、第３ｂ図及び第３ｃ図は、第２因に示す従来
例の動作説明図である。
例の動作説明図である。
まず、第３ａ図は、被検出値３１がａ点からｅ点を通る
線上にある場合の例であり、それぞれの点における基準
値３２との差、つまりディジタル誤差量が−Ａ・−Ｅ−
Ｃ−Ｄ−Ｅであることを示している。特に、０点におい
ては、被検出値３１が基準値３２に等しい。
線上にある場合の例であり、それぞれの点における基準
値３２との差、つまりディジタル誤差量が−Ａ・−Ｅ−
Ｃ−Ｄ−Ｅであることを示している。特に、０点におい
ては、被検出値３１が基準値３２に等しい。
次に、第３ｂ図は、検出信号２４がディジタル誤差量に
よって、アナログ変換されることを示している。ディジ
タル誤差量が−Ａ以下またはＥ以上において、ｕ Ｉ、
ｎレベル（ＯＡ）または“Ｈ”レベル（ＯＥ）である
。特に、Ｃにおいて、（“ＨＩ＋リレル−“Ｌ″レベル
／２（ＯＣ）である。
よって、アナログ変換されることを示している。ディジ
タル誤差量が−Ａ以下またはＥ以上において、ｕ Ｉ、
ｎレベル（ＯＡ）または“Ｈ”レベル（ＯＥ）である
。特に、Ｃにおいて、（“ＨＩ＋リレル−“Ｌ″レベル
／２（ＯＣ）である。
さらに、第３ｃ図は、第３ｂ図に示す検出信号２４の極
性を反転した場合の例である。
性を反転した場合の例である。
上述した従来の誤差検出回路は、検出信号の極性が第３
ｂ図または第３ｃ図のいずれか一方のみとなっているの
で、回転制御系の制御対象によっては、反転回路を付加
しなければならないという欠点がある。。
ｂ図または第３ｃ図のいずれか一方のみとなっているの
で、回転制御系の制御対象によっては、反転回路を付加
しなければならないという欠点がある。。
特に、本従来例を集積回路に内蔵し、ＶＴＲまたはＤＡ
Ｔセットのプリント基板に実装する場合、反転回路を付
加することは、実装面積の増加と実装工数の増加を導き
、コスト・アップ及び信頼度ダウンを招くおそれがある
という欠点がある。
Ｔセットのプリント基板に実装する場合、反転回路を付
加することは、実装面積の増加と実装工数の増加を導き
、コスト・アップ及び信頼度ダウンを招くおそれがある
という欠点がある。
本発明の誤差検出回路は、誤差を求める比較回路とその
誤差量の極性を決める極性選択回路とその極性選択誤差
量に相当するアナログ量を発生するディジタル・アナロ
グ変換回路とを有し、前記比較回路の、第一及び第二の
入力を被検出値をもつ被検出信号端子及び基準値をもつ
基準信号端子に、第一の出力を誤差データ信号端に、そ
れぞれ接続し、前記極性選択回路の、第一及び第二の入
力を極性選択信号端子及び前記誤差データ信号端に、第
一の出力を極性選択誤差データ信号端に、それぞれ接続
し、前記ディジタル・アナログ変換回路の、第一の入力
を前記極性選択誤差データ信号端に、第一の出力を検出
信号端子に、それぞれ接続して構成している。
誤差量の極性を決める極性選択回路とその極性選択誤差
量に相当するアナログ量を発生するディジタル・アナロ
グ変換回路とを有し、前記比較回路の、第一及び第二の
入力を被検出値をもつ被検出信号端子及び基準値をもつ
基準信号端子に、第一の出力を誤差データ信号端に、そ
れぞれ接続し、前記極性選択回路の、第一及び第二の入
力を極性選択信号端子及び前記誤差データ信号端に、第
一の出力を極性選択誤差データ信号端に、それぞれ接続
し、前記ディジタル・アナログ変換回路の、第一の入力
を前記極性選択誤差データ信号端に、第一の出力を検出
信号端子に、それぞれ接続して構成している。
次に、本発明について図面を参照して説明する。
まず、第１図は本発明の〜実施例を示すブロック図であ
る。
る。
第１図に示す誤差検出回路の実施例は、比較回路ｌと極
性選択回路３とディジタル・アナログ変換回路２とを具
備して構成されている。
性選択回路３とディジタル・アナログ変換回路２とを具
備して構成されている。
比較回路１の第一及び第二の入力は被検出信号２１の端
子及び基準信号２２の端子に、第一の出力は誤差データ
信号２３の出力端に、それぞれ接続されている。
子及び基準信号２２の端子に、第一の出力は誤差データ
信号２３の出力端に、それぞれ接続されている。
極性選択回路３の、第一及び第二の入力は極性選択信号
２５の端子及び誤差データ信号２３の出力端に、第一の
出力は極性選択誤差データ信号２６の出力端に、それぞ
れ接続されている。
２５の端子及び誤差データ信号２３の出力端に、第一の
出力は極性選択誤差データ信号２６の出力端に、それぞ
れ接続されている。
ディジタル・アナログ変換回路２の、第一の入力は極性
選択誤差データ信号２６の出力端に、第一の出力は検出
信号２４の端子に、それぞれ接続されている。
選択誤差データ信号２６の出力端に、第一の出力は検出
信号２４の端子に、それぞれ接続されている。
次に、その動作について説明する。
第３ａ図、第３ｄ図、第３ｂ図及び第３ｃ図は、第１図
に示す実施例の動作説明図である。第３ａ図は、被検出
信号２１がもっている被検出値３１がａ点からｅ点を通
る場合の例であり、それぞれの点における基準信号２２
がもっている基準値３２との差、つまりディジタル誤差
量が−Ａ・−Ｂ−Ｃ−Ｄ−Ｅであることを示している。
に示す実施例の動作説明図である。第３ａ図は、被検出
信号２１がもっている被検出値３１がａ点からｅ点を通
る場合の例であり、それぞれの点における基準信号２２
がもっている基準値３２との差、つまりディジタル誤差
量が−Ａ・−Ｂ−Ｃ−Ｄ−Ｅであることを示している。
特に０点においては、被検出値３１が基準値３２に等し
い。第３ａ図は極性選択信号２５が反転選択の場合にお
ける極性選択誤差データ信号２６を示している。ディジ
タル誤差ｍＡ・−Ｂ−Ｃ−Ｄ・Ｅが、それぞれＡ−Ｂ−
Ｃ・−Ｄ・−Ｅに変換されている。また、ディジタル誤
差ｆｉｔ−Ａ以下またはＥ以上がそれぞれＡまたは−Ｅ
に変換されている。なお、正転選択の場合には、ディジ
タル誤差ｆｆ１Ａ以下またはＥ以上がそれぞれ−Ａまた
はＥに変換される。第３ｂ図及び第３ｃ図は、検出信号
２４が極性選択誤差データ信号２６がもっているディジ
タル誤差量によって、アナログ変換されることを示して
いる。極性選択信号２５が正転または反転選択に対応し
て第３ｂ図または第３ｃ図に示す検出信号２４が得られ
る。
い。第３ａ図は極性選択信号２５が反転選択の場合にお
ける極性選択誤差データ信号２６を示している。ディジ
タル誤差ｍＡ・−Ｂ−Ｃ−Ｄ・Ｅが、それぞれＡ−Ｂ−
Ｃ・−Ｄ・−Ｅに変換されている。また、ディジタル誤
差ｆｉｔ−Ａ以下またはＥ以上がそれぞれＡまたは−Ｅ
に変換されている。なお、正転選択の場合には、ディジ
タル誤差ｆｆ１Ａ以下またはＥ以上がそれぞれ−Ａまた
はＥに変換される。第３ｂ図及び第３ｃ図は、検出信号
２４が極性選択誤差データ信号２６がもっているディジ
タル誤差量によって、アナログ変換されることを示して
いる。極性選択信号２５が正転または反転選択に対応し
て第３ｂ図または第３ｃ図に示す検出信号２４が得られ
る。
以上説明したように本発明は、極性選択回路を設け、極
性選択信号で極性を選択することにより、反転回路を付
加することなしに回転制御系の制御対象の差異に対応で
きる効果がある。
性選択信号で極性を選択することにより、反転回路を付
加することなしに回転制御系の制御対象の差異に対応で
きる効果がある。
特に、本発明を集積回路に内蔵し、ＶＴＲまたはＤＡＴ
セットのプリント基板に実装する場合、制御対象に差異
があっても反転回路な°付加する必要がないので、実装
面積・実装工数の増加を導かず、コスト・アップ及び信
頼度ダウンを招くおそれをなくせる効果がある。
セットのプリント基板に実装する場合、制御対象に差異
があっても反転回路な°付加する必要がないので、実装
面積・実装工数の増加を導かず、コスト・アップ及び信
頼度ダウンを招くおそれをなくせる効果がある。
第１図は本発明の誤差検出回路の一実施例を示すブロッ
ク図、第２図は従来の誤差検出回路の一例を示すブロッ
ク図、第３ａ図、第３ｂ図及び第３ｃ図は第１図に示す
一実施例及び第２図に示す一例の動作説明図、第３ｄ図
は第１図に示す一実施例の動作説明図である。 ｌ・・・・・・比較回路、２・・・・・・ディジタル・
アナログ変換回路、３・・・・・・極性選択回路、２１
・・・・・・被検出信号、２２・・・・・・基準信号、
２３・・・・・・誤差データ信号、２４・・・・・・検
出信号、２５・・・・・・極性選択信号、２６・・・・
・・極性選択誤差データ信号、３１・・・・・・被検出
値、３２・・・・・・基準値、ａ−ｅ・・・・・・被検
出値の点、−Ａ・−Ｂ−Ｃ−Ｄ−Ｅ、Ａ−Ｂ−Ｃ・−Ｄ
・−Ｅ・・・・・・ディジタル誤差量、ＯＡ〜ＯＥ、ｏ
Ａ′〜ＯＥ′・・・・・・ディジタル・アナログ変換状
態。 代理人 弁理士 内 原 晋 ￥Ｊ１図 ２看Ｚ凹
ク図、第２図は従来の誤差検出回路の一例を示すブロッ
ク図、第３ａ図、第３ｂ図及び第３ｃ図は第１図に示す
一実施例及び第２図に示す一例の動作説明図、第３ｄ図
は第１図に示す一実施例の動作説明図である。 ｌ・・・・・・比較回路、２・・・・・・ディジタル・
アナログ変換回路、３・・・・・・極性選択回路、２１
・・・・・・被検出信号、２２・・・・・・基準信号、
２３・・・・・・誤差データ信号、２４・・・・・・検
出信号、２５・・・・・・極性選択信号、２６・・・・
・・極性選択誤差データ信号、３１・・・・・・被検出
値、３２・・・・・・基準値、ａ−ｅ・・・・・・被検
出値の点、−Ａ・−Ｂ−Ｃ−Ｄ−Ｅ、Ａ−Ｂ−Ｃ・−Ｄ
・−Ｅ・・・・・・ディジタル誤差量、ＯＡ〜ＯＥ、ｏ
Ａ′〜ＯＥ′・・・・・・ディジタル・アナログ変換状
態。 代理人 弁理士 内 原 晋 ￥Ｊ１図 ２看Ｚ凹
Claims (1)
- 誤差を求める比較回路と、その誤差量の極性を決める極
性選択回路と、その極性選択誤差量に相当するアナログ
量を発生するディジタル・アナログ変換回路とを有し、
前記比較回路の第一及び第二の入力を被検出値をもつ被
検出信号端子及び基準値をもつ基準信号端子に、第一の
出力を誤差データ信号端子にそれぞれ接続し、前記極性
選択回路の第一及び第二の入力を極性選択信号端子及び
前記誤差データ信号端に、第一の出力を極性選択誤差デ
ータ信号端にそれぞれ接続し、前記ディジタル・アナロ
グ変換回路の第一の入力を前記極性選択誤差データ信号
端に第一の出力を検出信号端子にそれぞれ接続すること
を特徴とする誤差検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130936A JPH01298401A (ja) | 1988-05-27 | 1988-05-27 | 誤差検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63130936A JPH01298401A (ja) | 1988-05-27 | 1988-05-27 | 誤差検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01298401A true JPH01298401A (ja) | 1989-12-01 |
Family
ID=15046160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63130936A Pending JPH01298401A (ja) | 1988-05-27 | 1988-05-27 | 誤差検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01298401A (ja) |
-
1988
- 1988-05-27 JP JP63130936A patent/JPH01298401A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4680763A (en) | Digital data recording and reproducing device | |
| JPS6364674A (ja) | 信号処理装置 | |
| US3883891A (en) | Redundant signal processing error reduction technique | |
| US4342054A (en) | Information read device | |
| US4451921A (en) | PCM Signal processing circuit | |
| JPH01298401A (ja) | 誤差検出回路 | |
| US4171765A (en) | Error detection system | |
| US4931796A (en) | Digital-to-analog conversion circuit | |
| JPH0347613B2 (ja) | ||
| JPH01231673A (ja) | 誤差検出回路 | |
| JPS62102686A (ja) | デイジタルの閾値検出回路 | |
| JP3364753B2 (ja) | メモリエラー修正回路 | |
| JPS62256270A (ja) | 誤り訂正装置 | |
| SU756405A1 (en) | Device for comparing the difference of numbers with tolerances | |
| JP2906850B2 (ja) | 時分割形スイッチ監視回路 | |
| JP2643805B2 (ja) | 音声データ補正回路 | |
| JPH0685488B2 (ja) | デジタル位相検出装置 | |
| JPH03102265A (ja) | 最大値検出回路 | |
| JPH0664858B2 (ja) | 読取回路の診断方式 | |
| JP3088144B2 (ja) | Ｆｉｆｏリセット回路 | |
| JPH0799805B2 (ja) | リセット機能付きラッチ回路 | |
| JPH02155048A (ja) | 多数決回路 | |
| JPS6367267B2 (ja) | ||
| JPH0232702B2 (ja) | ||
| JPH0531971B2 (ja) |