JPH01232880A - 水平同期信号分離回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はテレビジョンやビデオテープレコーダ等のコ
ンポジット同期信号から水平同期信号を分離する回路に
関する。

［従来の技術］ 第３図はコンポジット同期信号を示す波形図で、図にお
いて１は映像信号、２は水平同期信号、３は等化パルス
、４は垂直同期パルスである。この明細書では仮に映像
信号の振幅増の方向を上とし、パルス信号が上と逆の方
向へ向かうことを立ち下がるという。水平同期信号２の
周期はＨ１等化パルス３、垂直同期パルスの周期はＨ／
２で、飛越走査が行えるようにしである。

第３図に示すコンポジット同期パルスから水平同期信号
２を分離する従来の回路は例えば第５図に示すような回
路であった。図において１０は信号入力端子、１１は単
安定マルチバイブレータ（以下ＭＭＶと略記する）、１
５．１６はそれぞれＤ型フリップフロップ（以下Ｆ／Ｆ
と略記する）、１７は論理「１」の電源、１８は信号出
力端子、１９はＭＭＶである。Ｆ／Ｆ１５，１６のＤは
信号入力端子、Ｑ、Ｑは信号出力端子、ＣＬはクロック
入力端子、Ｒはリセット信号入力端子である。

また（ａ＞、（ｂ）、（ｃ）、（ｅ）、（ｆ）。

（ｇ＞、（ｈ）は各信号線上の信号を表す。

第５図に示すＭＭＶとしては、どのような回路構成のＭ
ＭＶを使用してもよいが、説明の便宜のためにＭＭＶＩ
Ｉの構成例を第６図に示す。第６図の例は２個のナント
ゲートを帰還接続して構成したＭＭＶの例を示しＧｌ、
Ｇ２はそれぞれゲート、Ｃ１はコンデンサ、Ｒ１は抵抗
で０１・Ｒ１が時定数回路である。Ｑ、Ｑはそれぞれ出
力端子、１０１は信号入力端子、１０２は論理「１」の
電源〈論理「０」は接地電位）である。定常状態ではＧ
２の一方の入力にはＲ１を介して論理「０」が与えられ
ているので、その出力は論理「１」であり、端子１０１
の電位が論理「１」であればＧ１の出力は論理「０」で
ある。端子１０１の電位が「０」に立ち下がると、Ｇ１
の出力は論理ｒ１゜となり、これがコンデンサＣ１を介
してＧ２の入力を論理「１」にしてＧ２の出力を論理「
０」にし、Ｇ１の出力を論理「１」に保つ。その後コン
デンサＣ１が抵抗Ｒ１を経て放電され、Ｃ１・Ｒ１によ
って定められる時間の後Ｇ２の一方の入力が論理「０」
に達し、Ｍ、ＭＶは定常状態に戻る。

第７図は第５図の信号（ａ）、（ｂ）、（ｃ）。

（ｅ）、（ｆ）、（ｇ）、（ｈ）の波形を示す波形図で
ある。第７図を用いて第５図の回路の動作を説明する。

波形（ａ）は第３図に示すコンポジット同期信号の極性
を反転した信号を示し、波形（ａ＞の立ち上がり点がコ
ンポジット同期信号の各パルスの立ち下がり点である。

Ｆ／Ｆ　１５は波形（ａ）の立ち上がり点でトリガされ
端子Ｑの論理は「１」、Ｑの論理は「０」になる（波形
（ｂ）、（Ｃ））、ＭＭＶＩＩは波形（ｃ）の立ち下が
り点でトリガされて、そのＱ端子の論理は波形（ｆ）の
ように論理ｒ□、になり、Ｃ１・Ｒ１によって定められ
る時間の後再び論理「１」になる。

波形（ｆ）が論理「１」になる点でＦ／Ｆ　１５がリセ
ットされて波形（ｂ）が立ち下がる。

Ｆ／Ｆ　１６とＭＭＶｌ９との間でもＦ／Ｆ　１５とＭ
ＭＶＩＩとの間と同様の動作が行われ、波形（ｂ）から
波形（ｇ）、（ｈ）、（ｅ）が生成される。波形（ｈ）
の幅がＭＭＶｌ　９の時定数で決定される。波形（ｅ）
が分離された水平同期信号である。

［発明が解決しようとする課題］ 以上のように、従来の回路ではＭＭＶを２段使用するの
で、２個の時定数を設定しなければならず、ＩＣ化した
場合これらの時定数回路は外付部品となることが多く、
外付部品が増え、調整箇所が増えるという問題があった
。

この発明は従来の回路の上述の問題点を解決し、外付部
品を減少し、無調整化を図ることを目的とする。

［課題を解決するための手段］ この発明では第２段のＭＭＶを省略し、定電流でコンデ
ンサを充電し、そのコンデンサの電圧をコンパレータで
スレシホールドレベルと比較することによってパルス幅
を決定した。

［作用］ 外付部品と調整とを必要とするＭＭＶを減少することが
出来て、回路のＩＣ化が容易になる。

〔実施例］ 以下、この発明の実施例を図面を用いて説明する。第１
図はこの発明の一実施例を示すブロック図で、第１図に
おいて第５図と同一符号は同一または相当部分を示し、
１２は積分回路、１３はコンパレータである。

第２図は第１図の積分回路１２及びコンパレータ１３の
一般計例を示す接続図で、図において第１図と同一符号
は同一部分を示し、Ｃ２はコンデンサ（比較的小容量の
コンデンサで外付部品でなくてよい）でＣ２より前段は
積分回路１２、後段はコンパレータ１３である。Ｉａ、
Ｉｂはそれぞれ定電流回路、Ｑ１〜Ｑ１４はそれぞれト
ランジスタ、ｖｔｈはスレシホールドレベルの電圧であ
る。

第４図は第１図の各部の波形を表す波形図で第７図と同
一符号は同−又は相当部分を示す。但し波形（ｉ＞は波
形（ａ）を反転した波形、すなわちコンポジット信号の
波形である。また波形（ｊ）は波形（ｅ）の反転波形で
ある。以下第４図を参照して第１図第２図の回路の動作
を説明する。ＭＭＶＩＩが第６図に示すようなＭＭＶで
あるとすると、波形（ｉ）の立ち下がり点でトリガされ
て波形（ｂ）、（ｃ）を発生する。波形（ｂ）が論理「
１」の間、トランジスタＱ１．Ｑ３．Ｑ５に定電流Ｉａ
に等しい電流が流れて、Ｃ２を充電する。Ｃ２の電圧が
Ｖｃｅ近くなるとＣ５の電流が流れなくなる。また波形
（ｂ）が論理「Ｏ」になると、Ｃ２，Ｃ４，Ｃ６，Ｃ７
に電流が流れてＣ８によってＣ２を放電する。したがっ
て、Ｃ２の電圧は第４図（ｄ）に示すようになる。この
電圧がｖｔｈを越すと、ＱＩＯ，Ｑｌｌ、Ｃ１２，Ｃ１
３がカットオフされて、波形（ｊ）が論理「１」になる
。波形（ｄ）がｖｔｈ以下の間はＣ１３がオンで波形（
ｊ）は論理「０」になるが、波形（Ｃ）が論理「１」の
間はＣ１４により０１３をカットオフして波形（ｊ）を
論理「１」に保つ。したがって波形（ｊ）は第７図の波
形（ｅ）の反転波形となる。

［発明の効果］ 以上のようにこの発明によれば、ＩＣ化する場合に適当
な水平同期信号分離回路が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は第１図の積分回路とコンパレータとの内部接続を示す
接続図、第３図はコンポジット同期信号を示す波形図、
第４図は第１図の各部の信号を示す波形図、第５図は従
来の回路を示すブロック図、第６図は第５図のＭＭＶの
構成を示す接続図、第７図は第５図の各部の信号を示す
波形図。 １・・・映像信号、２・・・水平同期信号、３・・・等
価パルス、４・・・垂直同期パルス、１１・・・ＭＭＶ
、１２・・・積分回路、１３・・・コンパレータ。 なお、図中同一符号は同一または相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 テレビジョンシステムの水平同期信号、等化パルス、垂
   直同期パルスを含むコンポジット同期信号から上記水平
   同期信号を分離する水平同期信号分離回路において、 上記コンポジット同期信号を入力し、該信号の各パルス
   の立ち下がり点（映像信号の方向を上としその反対の方
   向を下とする）でトリガされて、上記水平同期信号の周
   期Ｈより短くＨ／２よりも長い幅の矩形波電圧を発生す
   る単安定マルチバイブレータ、 上記矩形波電圧の論理「１」の期間に所定容量のコンデ
   ンサを所定の値の電流で充電し、上記矩形波電圧の論理
   「０」の期間に上記コンデンサの電圧を放電する積分回
   路、 上記コンデンサの電圧を所定の電圧値と比較し、上記矩
   形波電圧の論理が「１」であり、かつ上記コンデンサの
   電圧が上記所定の電圧値より低い期間の時間幅を有する
   パルス電圧を発生するコンパレータ、 を備えたことを特徴とする水平同期信号分離回路。