JPH012336A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH012336A JPH012336A JP62-158070A JP15807087A JPH012336A JP H012336 A JPH012336 A JP H012336A JP 15807087 A JP15807087 A JP 15807087A JP H012336 A JPH012336 A JP H012336A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- semiconductor substrate
- semiconductor
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
・〔産業上の利用分野〕
本発明は半導体装置に関し、特に多層配線における配線
構造に関する。
構造に関する。
従来、半導体装置は半導体素子を平板状の半導体基板上
に絶縁膜層を介して形成し各素子間および素子と外部リ
ード端子間をそれぞれ配線接続する構造に作られるのが
通常である。
に絶縁膜層を介して形成し各素子間および素子と外部リ
ード端子間をそれぞれ配線接続する構造に作られるのが
通常である。
このように、従来の半導体装置は平らな基板上に配線層
を形成するので、半導体ベレットの表面、特に配線が集
中する縁端部には配線層による凹凸が多数発生する。こ
の基板配線による凹凸はこれと交さする上層配線に段差
部を生ぜしぬ断線または局部的な薄膜層を発生せしめる
ので、特に多層配線構造の半導体装置では配線に対する
信頼性が兎角問題とされ、また、この上層配線の段差形
状を反映してカバー膜も凹凸形状となり充分なカバー効
果が得られなくなる等の問題も生じるので耐湿性を含め
た信頼性全般に好ましからざる問題点を多々発生せしめ
ている。
を形成するので、半導体ベレットの表面、特に配線が集
中する縁端部には配線層による凹凸が多数発生する。こ
の基板配線による凹凸はこれと交さする上層配線に段差
部を生ぜしぬ断線または局部的な薄膜層を発生せしめる
ので、特に多層配線構造の半導体装置では配線に対する
信頼性が兎角問題とされ、また、この上層配線の段差形
状を反映してカバー膜も凹凸形状となり充分なカバー効
果が得られなくなる等の問題も生じるので耐湿性を含め
た信頼性全般に好ましからざる問題点を多々発生せしめ
ている。
本発明の目的は、上記の情況に鑑み、上層配線と下層配
線との交さ部に段差部を生ずることなき多層配線構造を
備えた半導体装置を提供することである。
線との交さ部に段差部を生ずることなき多層配線構造を
備えた半導体装置を提供することである。
本発明によれば半導体装置は、半導体基板と、前記半導
体基板面に穿設されるスロット状の縦溝と、前記縦溝内
に絶縁膜を介し配置される少くとも第１層配線とを含む
。
体基板面に穿設されるスロット状の縦溝と、前記縦溝内
に絶縁膜を介し配置される少くとも第１層配線とを含む
。
すなわち、本発明によれば、多層配線の少なくとも１層
目の配線層は半導体基板に穿設された溝内に形成され、
配線層を被覆する層間絶縁膜の上表面が完全に平坦化さ
れる。
目の配線層は半導体基板に穿設された溝内に形成され、
配線層を被覆する層間絶縁膜の上表面が完全に平坦化さ
れる。
以下、図面を参照して本発明の詳細な説明する。
第１図および第２図はそれぞれ本発明の一実施例を示す
半導体装置の配線部の平面図およびそのＡ−Ａ’断面図
である。本実施例によれば、本発明の半導体装置は、半
導体基板１と、第１層配線層２およびこれを被覆する層
間絶縁膜３と、層間絶縁膜３上に形成された第２層配線
層４およびこの表面を保護するカバー膜５とを含み、第
１層配線Ｎ２は半導体基板１に穿設されたスロット状の
縦溝６内に収容される。本実施例によれば、第１層目の
配線層２は半導体基板１内に収容され基板面に凹凸を生
じないよう形成される。従って、層間絶縁膜３の上表面
を完全に平坦化することができるので、第２層配線層４
に段差部が形成されることはない。
半導体装置の配線部の平面図およびそのＡ−Ａ’断面図
である。本実施例によれば、本発明の半導体装置は、半
導体基板１と、第１層配線層２およびこれを被覆する層
間絶縁膜３と、層間絶縁膜３上に形成された第２層配線
層４およびこの表面を保護するカバー膜５とを含み、第
１層配線Ｎ２は半導体基板１に穿設されたスロット状の
縦溝６内に収容される。本実施例によれば、第１層目の
配線層２は半導体基板１内に収容され基板面に凹凸を生
じないよう形成される。従って、層間絶縁膜３の上表面
を完全に平坦化することができるので、第２層配線層４
に段差部が形成されることはない。
第３図および第４図（ａ）、（ｂ）、（ｃ）ならびに（
ｄ）はそれぞれ本発明の他の実施例を示す半導体装置の
配線部の平面図およびそのＢ−Ｂ’ 、Ｃ−Ｃ’ 、Ｄ
−Ｄ’ならびにＥ−Ｅ’断面図である。本実施例によれ
ば、第１層配線層２および第２層配線層４が基板内に交
さ形成される２つのスロット状縦溝６．６′内に層関係
を保ってそれぞれ収容される。本実施例では前施例と同
様に配線層が交差する場所において段差が生じないこと
に加えて、上層配線層４が形成された後も半導体基板１
上が平坦を保っているので、カバー膜５の表面にも段差
が生じない。従って、配線形状および耐湿性の全てにわ
たって高信頼性を保持する半導体装置を得ることが可能
である。
ｄ）はそれぞれ本発明の他の実施例を示す半導体装置の
配線部の平面図およびそのＢ−Ｂ’ 、Ｃ−Ｃ’ 、Ｄ
−Ｄ’ならびにＥ−Ｅ’断面図である。本実施例によれ
ば、第１層配線層２および第２層配線層４が基板内に交
さ形成される２つのスロット状縦溝６．６′内に層関係
を保ってそれぞれ収容される。本実施例では前施例と同
様に配線層が交差する場所において段差が生じないこと
に加えて、上層配線層４が形成された後も半導体基板１
上が平坦を保っているので、カバー膜５の表面にも段差
が生じない。従って、配線形状および耐湿性の全てにわ
たって高信頼性を保持する半導体装置を得ることが可能
である。
以上説明したように、本発明によれば、少なくとも第１
層配線層が半導体基板内に穿設された溝内に収容され基
板表面に配線層による凹凸を生ぜしぬないので、上層配
線層に段差を形成することなき配線構造を得ることがで
きる。また、段差のないカバー膜構造を形成することも
容易にできるので半導体装置の信頼性向上にｇ著なる効
果を奏し得る。
層配線層が半導体基板内に穿設された溝内に収容され基
板表面に配線層による凹凸を生ぜしぬないので、上層配
線層に段差を形成することなき配線構造を得ることがで
きる。また、段差のないカバー膜構造を形成することも
容易にできるので半導体装置の信頼性向上にｇ著なる効
果を奏し得る。
第１図および第２図はそれぞれ本発明の一実施例を示す
半導体装置の配線部の平面図およびそのＡ−Ａ’断面図
、第３図および第４図（ａ）。 （ｂ）、（Ｃ）ならびに（ｄ）は本発明の他の実施例を
示す半導体装置の配線部の平面図およびそのＢ−Ｂ′、
Ｃ−Ｃ’ 、Ｄ−Ｄ’ならびにＥ−Ｅ′断面図である。 １・・・半導体基板、２・・・第１層配線層、３・・・
層間絶縁膜、４・・・第２層配線層、５・・・カバー膜
、６゜６′・・・スロット状縦溝。 へ 曜汐、・ 藁 １ ロ （，４−Ａ’吋ｉ１ 為２図 （（１，） （ｂ） 第４ （Ｃ）
半導体装置の配線部の平面図およびそのＡ−Ａ’断面図
、第３図および第４図（ａ）。 （ｂ）、（Ｃ）ならびに（ｄ）は本発明の他の実施例を
示す半導体装置の配線部の平面図およびそのＢ−Ｂ′、
Ｃ−Ｃ’ 、Ｄ−Ｄ’ならびにＥ−Ｅ′断面図である。 １・・・半導体基板、２・・・第１層配線層、３・・・
層間絶縁膜、４・・・第２層配線層、５・・・カバー膜
、６゜６′・・・スロット状縦溝。 へ 曜汐、・ 藁 １ ロ （，４−Ａ’吋ｉ１ 為２図 （（１，） （ｂ） 第４ （Ｃ）
Claims (1)
- 半導体基板と、前記半導体基板面に穿設されるスロッ
ト状の縦溝と、前記縦溝内に絶縁膜を介し配置される少
くとも第１層配線とを含むことを特徴とする半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-158070A JPH012336A (ja) | 1987-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62-158070A JPH012336A (ja) | 1987-06-24 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS642336A JPS642336A (en) | 1989-01-06 |
| JPH012336A true JPH012336A (ja) | 1989-01-06 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH012336A (ja) | 半導体装置 | |
| JP2697592B2 (ja) | 半導体装置のパッド構造 | |
| JPS63240045A (ja) | 半導体装置 | |
| JPH061795B2 (ja) | 多層配線構造体 | |
| KR100200687B1 (ko) | 새로운 패드층을 구비하는 반도체장치 | |
| JPS63260054A (ja) | 半導体集積回路装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JP2770390B2 (ja) | 半導体装置 | |
| JP3435317B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPS6279629A (ja) | 半導体装置の製造方法 | |
| JPS58191449A (ja) | 多層配線構造 | |
| JPH01241118A (ja) | アライメント・マーク | |
| JPH0481878B2 (ja) | ||
| JP3158516B2 (ja) | 薄膜回路 | |
| JPS6037745A (ja) | 半導体装置 | |
| JPH03126246A (ja) | 半導体装置 | |
| JPH02143452A (ja) | 半導体装置 | |
| JPH04337642A (ja) | 半導体装置 | |
| JPH03293728A (ja) | 半導体装置 | |
| JPS6037749A (ja) | 配線層の形成方法 | |
| JPH0824142B2 (ja) | 半導体装置 | |
| JPH03257929A (ja) | 半導体装置 | |
| JPH03159125A (ja) | 半導体装置 | |
| JPS60244098A (ja) | 多層薄膜配線基板 | |
| JPS58177944U (ja) | 半導体装置 |