JPH01235291A - 抵抗体付セラミック回路板の製法 - Google Patents

抵抗体付セラミック回路板の製法

Info

Publication number
JPH01235291A
JPH01235291A JP6234788A JP6234788A JPH01235291A JP H01235291 A JPH01235291 A JP H01235291A JP 6234788 A JP6234788 A JP 6234788A JP 6234788 A JP6234788 A JP 6234788A JP H01235291 A JPH01235291 A JP H01235291A
Authority
JP
Japan
Prior art keywords
resistor
layer
resistor layer
ceramic substrate
roughened
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6234788A
Other languages
English (en)
Other versions
JPH0680880B2 (ja
Inventor
Kiyotaka Waki
脇 清隆
Noboru Yamaguchi
昇 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63062347A priority Critical patent/JPH0680880B2/ja
Publication of JPH01235291A publication Critical patent/JPH01235291A/ja
Publication of JPH0680880B2 publication Critical patent/JPH0680880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、抵抗体付セラミック回路板の製法に関し、
通常の配線用導体回路とともに抵抗体が形成されたセラ
ミック回路板を製造する方法に関するものである。
〔従来の技術〕
抵抗体付セラミック回路板の製法として、従来−船釣な
方法は、焼結形成されたセラミック基板上に、スクリー
ン印刷法等によって、Ag/Pd等を主成分とする貴金
属導体ペーストを印刷形成するとともに、同様のスクリ
ーン印刷法等によって、Ru O*を主成分とするフリ
ット入りの抵抗体ペーストを印刷形成した後、このセラ
ミック基板を酸化雰囲気中で焼成して、導体回路と抵抗
体層とを同時に形成する方法が採用されている。この製
法は、導体回路および抵抗体層をペーストの焼成によっ
て形成する・ので、両者間および基板との間の密着性が
高いという利点がある。
しかし、この製法では、貴金属導体を用いるので、コス
トが高くつくとともに、Agによるマイグレーションが
発生したり、配線抵抗が10〜30mΩ/口程度でかな
り高いという欠点があった。
そこで、貴金属導体ペーストの代わりに、卑金属導体ペ
ーストを使用するとともに、卑金属ペーストが酸化しな
いように窒素雰囲気中で焼成する方法も検討されている
。この場合には、窒素雰囲気中で焼成可能なLaB* 
、5nOi等を主成分とするフリット入りの抵抗体ペー
ストを使用するしかし、この製法では、抵抗体ペースト
を窒素雰囲気中で焼成するため、空気中に比べてパイン
グーの除去が行い難く、上記の窒素雰囲気用ペースト材
料の完成度が低いこともあって、前記した空気焼成用抵
抗体ペーストを用いる方法に比べると、どうしても性能
的に劣るものとなる。
また、何れの製法でも、導体回路の形成にスクリーン印
刷法を用いているため、100n以下の微細回路を形成
するのが困難であり、導体ペーストにガラス質を含むた
めに、ハンダ付着性が劣り、不良品が出やすく、回路板
の使用時に故障を起こし易いという問題もある。
微細配線回路を形成する方法としては、メタライジング
法によって、基板表面にガラス質を含まない導体金属層
を形成し、写真製版技術を利用して、所定の回路パター
ンを有する導体回路を形成する方法も提案されている。
しかし、この方法でも、抵抗体ペーストの焼成工程での
高温による導体金aHの酸化を抑えるためには、不活性
もしくは還元性雰囲気で抵抗体ペーストを焼成しなけれ
ばならず、前記同様の問題が残る。
そこで、上記のような問題を解決するものとして、特開
昭61−185995号に開示された方法が提案されて
いる。この製法は、セラミック基板に抵抗体ペーストの
みを印刷焼成して抵抗体層を形成し、この抵抗体層の一
部を、後工程の粗化処理等で侵されないポリイミド等の
保護層で覆った後、10%フッ酸のような強酸を用いて
、抵抗体層の露出部分と基板の表面を同時に粗化し、こ
の粗化された基板表面および抵抗体の露出部分に、めっ
き手段で導体回路を形成するものである。
この製法によれば、抵抗体ペーストの焼成が終了してか
ら導体回路を形成するので、卑金属導体を用いても酸化
する心配がなくなり、抵抗体ペーストとして、性能的に
優れた空気焼成用ペーストを使用することができる。ま
た、微細回路の形成が可能な、めっきによる回路形成手
段を用いることができるとともに、抵抗体の一部および
基板を粗化することによって、めっき処理で形成される
導体回路と抵抗体層および基板の密着性が高く、導体ペ
ーストの焼成によって形成された導体回路に劣らない、
優れた密着性が発揮できるというものである。
〔発明が解決しようとする課題〕
上記した先行技術の製法では、セラミック基板と抵抗体
層とを同時に粗化処理するため、粗化処理剤としては、
セラミック基板を粗化できる強酸を使用している。
ところが、強酸のような粗化作用の強い粗化処理剤を使
用すると、強酸が抵抗体層を強く侵して、抵抗体層に悪
影響を与え、抵抗体の性能が劣化するという問題が発生
する。しかし、抵抗体に悪影響を与えない程度の弱い粗
化処理では、セラミック基板を充分に粗化できないため
、導体回路と基板の密着力向上が充分に果たせず、密着
性が悪くなってしまう。
そこで、この発明の課題は、上記した先行技術のように
、抵抗体ペーストの印刷焼成による抵抗体層の形成後に
、めっき等の手段で導体回路を形成する製法において、
抵抗体に悪影響を与えることなく、導体回路と抵抗体お
よびセラミック基板の密着性を高めることのできる方法
を提供することにある。
〔課題を解決するための手段〕
上記課題を解決するため、請求項1記載の発明は、セラ
ミック基板の表面を粗化してから、セラミック基板に抵
抗体層を形成し、抵抗体層の上に、一部を除いて保護層
を形成した後、抵抗体層の露出部分を抵抗体層に悪影響
を与えない処理方法で粗化するようにしている。
また、請求項2記載の発明は、抵抗体層の露出部分を、
抵抗体層に悪L ’lftを与えない処理方法で粗化す
るとともに、抵抗体層の露出部分を含むセラミック基板
の表面に、セラミ・ツク基板の粗化を必要としない方法
で、導体回路を形成するようにしている。
〔作   用〕
請求項1記載の発明では、抵抗体層の粗化を、セラミッ
ク基板の粗化とは別個に行うため、セラミック基板に対
しては、充分に粗化が行える強酸等の強い処理方法を使
用し、抵抗体層に対しては、抵抗体層に悪影響を与えな
い、比較的弱い処理方法で粗化することができる。
また、請求項2記載の発明では、導体回路の形成を、セ
ラミック基板の粗化を必要としない方法で行うことによ
って、セラミック基板粗化用の強酸を使用しなくて良く
なり、抵抗体層に悪影響を与えない、比較的弱い処理方
法で抵抗体層を粗化するだけで良くなる。
〔実 施 例〕
ついで、この発明を、実施例を示す図面を参照しながら
、以下に詳しく説明する。
第1図は、この発明の製法の各工程の流れを示しており
、第2図〜第5図は、それぞれ工程途中における模式的
断面構造を示している。
まず、工程■では、セラミック基板1を作製する。セラ
ミック基板の材料としては、アルミナ。
フォルステライト、ステアタイト、ジルコニア。
ムライト コージライト、ジルコン、チタニア等の酸化
物系セラミックスが主に用いられるが、炭化物系あるい
は窒化物系セラミックス等、通常の回路板と同様の各種
セラミック基板を使用することもできる。
工程■では、第1図に示すように、セラミック基板1の
表面lOを粗化する。この粗化によって、後工程で形成
される導体回路および抵抗体層と基板との密着力を向上
させる、いわゆるアンカー効果を発揮させることができ
る。粗化の処理方法としては、例えば、セラミック基板
1を熱リン酸、溶融アルカリ、高濃度フッ酸等の溶液中
に浸漬する化学的な方法のほか、砥石やサンドブラスト
等で処理する物理的な方法等、セラミック基板1を充分
に粗化できるような、比較的強い粗化方法が採用される
但し、導体回路の形成を、気相法など、粗化しなくても
充分な密着力を発揮できる方法で実施する場合には、工
程■の粗化は不要であり、直ちに次の工程に進めば良い
工程■では、第3図に示すように、セラミック基板1の
粗化表面10に対して、スクリーン印刷等の手段で、所
定の位置に抵抗体ペーストを塗布乾燥させた後、抵抗体
ペーストをセラミック基板lとともに焼成して、抵抗体
層2を形成する。抵抗体ペーストとしては、P d O
/ P d / A g系もしくはRu 01系等の抵
抗成分を、Si、Ca。
A1等の酸化物を含むガラスや有機系ビヒクル等と混合
してペースト状に形成したもの等、通常の回路板と同様
の抵抗体ペーストが使用できるが、使用するセラミック
基板lとの適合性に優れたものが好ましく、通常、最も
安定した特性を有するRub、系のものが好適に使用さ
れる。
抵抗体ペーストの塗布、乾燥および焼成の工程は、通常
の抵抗体付セラミック回路板と同様の処理工程で実施で
きるが、例えば、つぎに示す方法が好ましい。すなわち
、セラミック基板1にスクリーン印刷等で抵抗体ペース
トを形成した後、50〜200℃で乾燥し、つぎに成分
中のガラスフリットが溶融接合する温度で焼成する。こ
の焼成温度として、好ましくは500〜1100℃、よ
り好ましくは600〜950°Cの範囲で実施する。
工程■では、第4図に示すように、抵抗体層2の表面の
うち、後述する導体回路との接続個所である端部付近等
の一部を除いて、はぼ全体を覆うように保護層3を形成
する。保護層3は、後工程の粗化工程や導体回路の形成
工程で、抵抗体層2が侵されたり劣化しないように保護
するとともに、抵抗体層2の耐熱性、耐湿性あるいは耐
薬品性等を向上させ、抵抗値のドリフトを減少させる等
、使用性能の向上を図るものである。
保護M3としては、一般に用いられているオーバーコー
トガラスのほか、感光性ポリイミド、ポリイミド、エポ
キシ樹脂、トリアジン系の材料等から形成される有機系
および無機系物質で、後工程の粗化処理で使用される酸
等に対して耐性のあるものであれば使用可能である。
保護N3の形成手段は、例えば、スクリーン印刷法で、
オーバーコート用ガラスペーストを抵抗体層2の所定部
分を覆うように印刷形成した後、300〜800℃で焼
成することによって、保護層3が形成できる。但し、通
常の抵抗体付回路板の製法で採用されている適宜保護層
の形成手段も使用できる。
工程■では、第4図に示すように、抵抗体層2の露出部
分20を粗化して、後工程で形成される導体回路と抵抗
体層2の密着力を向上させる。粗化処理の方法としては
通常、化学的な処理方法が用いられるが、抵抗体層2を
充分に粗化できると同時に、抵抗体層2の内部まで侵し
たり、抵抗体M2の性能を劣化させたりして、悪影響を
与えることのないような、比較的弱い処理方法を用いる
。このような方法としては、例えば、リン酸、フッ酸、
クロム酸、硫酸等の酸、あるいはNaOH等のアルカリ
を、比較的低濃度で使用すれば抵抗体層2に悪影響を与
えない。
なお、上記粗化処理によって、保護層3の表面やセラミ
ック基板1の表面が同時に粗化されても構わないが、保
護層3の粗化によって抵抗体層2の保護効果に悪Y響が
でないようにすることが好ましい。
工程■では、セラミック基板1の粗化表面10および、
抵抗体層2の粗化された露出部分20に導体金属層を形
成する。導体金属層の形成手段としては、化学めっきの
ほか、蒸着、スパッタリングおよび、イオンブレーティ
ング等の気相法あるいはCVD法等、通常の回路形成手
段が任意に採用できる。
例えば、化学めっき法の場合、公知のセンチタイジング
ーアクチベーション法を用い、セラミック基板表面10
および抵抗体層露出部分20に金属パラジウムを析出さ
せて、表面を活性化する。
このセラミック基板lを化学銅めっき浴または化学ニッ
ケルめっき浴に浸漬し、銅またはニッケルの金属導体層
を形成させればよい。
気相法を採用する場合、粗化処理されていないセラミッ
ク基板1を使用し、セラミック基板1と金属導体層との
密着力を向上させるために、第1工程としてCrまたは
Tiの金属層を形成し、その上に、第2工程として、銅
またはニッケル等の金属層を形成させる方法と、粗化処
理されたセラミック基板1を400℃程度に加熱し、第
1工程としてCrまたはTiの金属層を形成した後、第
2工程で銅またはニッケルの金属層を形成する方法等が
採用できる。
なお、導体金属層の形成手段のうち、化学めっき法等の
場合には、セラミック基板1と導体金属層の密着力を向
上させるために、セラミック基板lを粗化しておくこと
が必要であるが、上記した気相法等の場合には、粗化さ
れていなくても、充分な密着力が発揮できるので、セラ
ミック1の粗化工程を省(ことができる。
つぎに、工程■では、上記化学めっき等で形成された導
体金属層の上に、必要に応じて、電解めっきを行う。こ
れは、前記化学めっき法や気相法では、1〜数μ璽程度
の薄い金属層しか形成できないので、導体金B層の厚み
を大きくする必要がある場合に、化学めっき等で形成さ
れた金aNの上に、電解めっきによって、銅やニッケル
の厚い金属屑を形成させるようにする。
工程■では、第5図に示すように、導体層E、Mに対し
て、エツチング等の手段で回路形成を行い、導体回路4
を形成する。回路形成手段としては、通常の回路板と同
様の一般的な回路形成方法が採用できる。なお、このよ
うにセラミック基板1の表面全体に導体金屈屓を形成し
た後、不要な個所の導体金屈屓をエツチング除去して導
体回路4を形成する方法のほか、化学めっき法や気相法
によって、導体回路4として必要な個所のみに金属導体
層を形成することもできる。
上記工程■〜■で説明した導体回路4の形成方法であれ
ば、従来一般に採用されていた貴金属導体ペーストの印
刷焼成による導体回路の形成方法に比べて、配線抵抗の
小さな卑金属導体を用いて、線幅、線間隔が30μ賞程
度という、極めて微細な回路パターンも形成することが
可能になる。
また、抵抗体層2の焼成後に導体回路4を形成するので
、卑金属導体が酸化する心配がなく、抵抗体ペーストに
窒素焼成用ペーストを使用する必要がなくなり、高精度
で信頼性も高いRu Ox等の空気焼成用ペーストを使
用することが可能になる。そのため、抵抗体層の性能と
して、例えば回路定数に対する抵抗特性のバラツキが±
2%以内という、高精度の抵抗体付セラミック回路板を
低価格で製造することができる。
工程■では、必要に応じて、導体回路4が形成されたセ
ラミック基板1を、窒素雰囲気中で加熱処理する。処理
温度は200〜800℃の範囲内であることが好ましく
、さらにより好ましくは400〜700℃で実施される
。処理時間としては、例えば1〜100分程度行程度る
が、用途に応じて適宜変更可能である。また、処理雰囲
気は、窒素雰囲気のほか、2〜200ppm程度の微量
の酸素が含まれた雰囲気でもよい。
工程[相]では、抵抗体層2のトリミングを行い、所定
の抵抗値になるように調整する。トリミングの方法とし
ては、通常の各種トリミング手段が採用でき、例えば、
アグレッシブトリミング、レーザートリミング等の方法
があるが、そのうち、高速処理が可能で高性能なレーザ
ートリミング法が、最も好ましい方法である。
つぎに、以上に説明した、この発明の製法によって、抵
抗体付セラミック回路板を製造した具体的実施例につい
て説明する。
一実施例I− セラミック基板として、96%アルミナ基板を使用し、
熱リン酸に浸漬することによって、その表面を最大粗さ
1〜31に粗化した後、充分に洗浄し乾燥させた。つぎ
に、セラミック基板の粗化表面にRuO□系の抵抗体ペ
ーストをスクリーン印刷し乾燥した後、空気中850℃
の焼成条件で焼成して、抵抗体層を形成した。
その後、抵抗体層の上に、一部を除いて、オーバーコー
ト用ガラスペーストをスクリーン印刷し乾燥させた後、
空気中600℃の焼成条件で焼成して、保護層を形成し
た。
さらに、抵抗体層の露出部分に対して、5%フフ酸溶液
を用いて粗化し、充分に水洗し乾燥させた後、化学めっ
き法によって銅屑を形成し、ついで電解めっき法によっ
て金属銅の厚付けを行い、厚み10μ賞の金属導体層を
形成した。この金属導体層のセラミック基板に対する密
着力を測定したところ、2.0〜3.0kg/−と高い
値を示した。
この金属導体層に、写真製版技術を利用して、パターン
エツチングを施し、線幅、線間50μ重の導体回路を形
成した。得られた抵抗体層の回路定数に対する抵抗特性
を測定したところ、バラツキが±2%以内と高精度の値
を示した。その後、抵抗体層に対して、レーザートリマ
ーを用いてトリミングを行い、所定の抵抗値に調整して
、抵抗体付セラミック回路板の製造を完了した。
一実施例■一 実施例Iと同様の工程については、説明を省略し、相違
点を挙げる。セラミック基板として、92%アルミナ基
板を使用し、NaOH熔融塩で最大粗さ2〜3μに粗化
した。抵抗体ペーストの焼成温度を900℃に、保護層
の焼成温度を580 ’Cにした。さらに、抵抗体層の
粗化には10%クロム酸溶液を用いた。導体回路の形成
方法は、化学めっき法のみによって、厚み5nの金属導
体層を形成した。
この金属導体層のセラミック基板に対する密着力は2.
0〜3.0kg/−になり、前記実施例と同様に高い値
を示した。また、得られた抵抗体層の回路定数に対する
抵抗特性も、前記実施例Iと同様に良好であった。
一実施例■一 実施例■と同様の工程については、説明を省略し、相違
点を挙げる。セラミック基板として、99%アルミナ基
板を使用し、粗化処理条件は同じであった。抵抗体ペー
ストの形成工程も同じである。保護層は、オーバーコー
ト用樹脂としてポリイミド樹脂ペーストを用い、240
℃で硬化させて、保護層を形成した。さらに、抵抗体層
の粗化には10%硫酸溶液を用いた。導体回路の形成方
法は、スパッタリング法によって銅層を形成した後、電
解めっきによって金属鋼の厚付けを行い、厚み10μ−
の金属導体層を形成した。
この金属導体層のセラミック基板に対する密着力は2.
0〜3.0kg/−になり、前記実施例と同様に高い値
を示した。また、得られた抵抗体層の回路定数に対する
抵抗特性も±2%以内と良好であった。
一実施例■一 実施例■とほぼ同様の工程で実施した。相違点は、96
%アルミナ基板を使用したこと、抵抗体ペーストをセラ
ミック基板上に直接描画したことである。得られた抵抗
体付セラミック回路板の抵抗値のバラツキを測定したと
ころ、実施例■とほぼ同様の結果であった。
一実施例■一 実施例Iとほぼ同様の工程で実施した。相違点は、99
%アルミナ基板を使用したこと、導体金属層を化学めっ
きのみによって、厚み8μ■に形成したことである。得
られた抵抗体付セラミック回路板の抵抗値のバラツキは
、実施例■とほぼ同様の結果であった。
〔発明の効果〕
以上に説明した、この発明にかかる抵抗体付セラミック
回路板の製法のうち、請求項1記載の発明は、抵抗体層
を形成する前に、セラミック基板を通常の粗化処理方法
で粗化しておき、抵抗体層の露出部分については、抵抗
体層に悪影響を与えないような、比較的弱い処理方法で
粗化することによって、セラミック基板粗化用の強い処
理方法によって抵抗体層に悪影響が及ぶのを防止するこ
とができる。その結果、抵抗体層の性能を低下させるこ
となく、セラミック基板と導体回路との密着力を高める
ことが可能になり、抵抗体付セラミック回路板の性能向
上に大きく貢献できることになる。
また、請求項2記載の発明は、導体回路の形成手段とし
て、セラミック基板の粗化処理を行わなくても充分な密
着力を発揮できる、気相法等の処理手段を用いることに
よって、セラミック基板用の強い粗化処理方法で抵抗体
層に悪影響が及ぶのを防止することができ、上記請求項
1記載の発明と同様の効果を発揮することができる。
【図面の簡単な説明】
第1図はこの発明方法にかかる工程流れ図、第2図〜第
5図は順次工程段階を示す模式的断面図である。 1・・・セラミック基板 10・・・粗化表面 2・・
・抵抗体層 20・・・露出部分 3・・・保護層 4
・・・導体回路 代理人 弁理士  松 本 武 彦 第1図 第2図 第3図 第4図 w、5図

Claims (1)

  1. 【特許請求の範囲】 1 セラミック基板に導体回路とともに抵抗体が形成さ
    れたセラミック回路板を製造する方法であって、以下の
    工程を順次経ることを特徴とする抵抗体付セラミック回
    路板の製法。 (1)セラミック基板の表面を粗化する工程、 (2)セラミック基板に抵抗体層を形成する工程、 (3)抵抗体層の上に、一部を除いて保護層を形成した
    後、抵抗体層の露出部分を抵抗体層に悪影響を与えない
    処理方法で粗化する工程、 (4)抵抗体層の露出部分を含むセラミック基板の表面
    に導体回路を形成する工程。 2 セラミック基板に導体回路とともに抵抗体が形成さ
    れたセラミック回路板を製造する方法であって、以下の
    工程を順次経ることを特徴とする抵抗体付セラミック回
    路板の製法。 (1)セラミック基板に抵抗体層を形成する工程、 (2)抵抗体層の上に、一部を除いて保護層を形成した
    後、抵抗体層の露出部分を抵抗層に悪影響を与えない処
    理方法で粗化する工程、 (3)抵抗体層の露出部分を含むセラミック基板の表面
    に、セラミック基板の粗化処理を必要としない方法で、
    導体回路を形成する工程。
JP63062347A 1988-03-15 1988-03-15 抵抗体付セラミック回路板の製法 Expired - Fee Related JPH0680880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63062347A JPH0680880B2 (ja) 1988-03-15 1988-03-15 抵抗体付セラミック回路板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63062347A JPH0680880B2 (ja) 1988-03-15 1988-03-15 抵抗体付セラミック回路板の製法

Publications (2)

Publication Number Publication Date
JPH01235291A true JPH01235291A (ja) 1989-09-20
JPH0680880B2 JPH0680880B2 (ja) 1994-10-12

Family

ID=13197501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63062347A Expired - Fee Related JPH0680880B2 (ja) 1988-03-15 1988-03-15 抵抗体付セラミック回路板の製法

Country Status (1)

Country Link
JP (1) JPH0680880B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714354B1 (ko) * 2004-07-27 2007-05-02 브레인 파워 코. 인쇄회로기판의 임베디드 박막 저항기의 제조 방법
JP2009105323A (ja) * 2007-10-25 2009-05-14 Nippon Mektron Ltd 抵抗素子を内蔵したプリント配線板の製造方法
CN109156080A (zh) * 2016-05-16 2019-01-04 株式会社村田制作所 陶瓷电子部件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (ja) * 1985-02-13 1986-08-19 三菱電機株式会社 抵抗体付き回路基板の製法
JPS62234301A (ja) * 1986-04-04 1987-10-14 日立化成工業株式会社 抵抗回路基板の製造法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5586183A (en) * 1978-12-22 1980-06-28 Tokyo Shibaura Electric Co Substrate
JPS5595396A (en) * 1979-01-16 1980-07-19 Oki Electric Ind Co Ltd Method of fabricating ceramic multilayer circuit board
JPS61185995A (ja) * 1985-02-13 1986-08-19 三菱電機株式会社 抵抗体付き回路基板の製法
JPS62234301A (ja) * 1986-04-04 1987-10-14 日立化成工業株式会社 抵抗回路基板の製造法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714354B1 (ko) * 2004-07-27 2007-05-02 브레인 파워 코. 인쇄회로기판의 임베디드 박막 저항기의 제조 방법
JP2009105323A (ja) * 2007-10-25 2009-05-14 Nippon Mektron Ltd 抵抗素子を内蔵したプリント配線板の製造方法
CN109156080A (zh) * 2016-05-16 2019-01-04 株式会社村田制作所 陶瓷电子部件
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件

Also Published As

Publication number Publication date
JPH0680880B2 (ja) 1994-10-12

Similar Documents

Publication Publication Date Title
KR900003152B1 (ko) 기판상의 전기회로 형성방법
JP2637804B2 (ja) メッキ付き基材
JPH01235291A (ja) 抵抗体付セラミック回路板の製法
JPH05331660A (ja) 銅メタライズ法
US4873022A (en) Electrically conductive paste, electronic circuit component and method for producing same
JPS61185995A (ja) 抵抗体付き回路基板の製法
JPH0553284B2 (ja)
JPH0682908B2 (ja) 抵抗体付セラミック回路板の製造方法
JPH029190A (ja) 抵抗体付セラミック回路板の製造方法
JPH029192A (ja) 抵抗体付セラミック回路板の製造方法
JPH0754770B2 (ja) セラミツク配線基板の製法
JPH0891969A (ja) セラミック基材へのNiメタライズ法
JPH07297513A (ja) 抵抗体付きセラミックプリント配線板及びその製造方法
JPS61151081A (ja) セラミツク配線基板の製法
JPH01223796A (ja) 銅めっき導体部を有するハイブリッドicおよびその製造方法
JPH0337319B2 (ja)
JPH01303790A (ja) セラミックプリント配線板およびその製造方法
JPH01262691A (ja) セラミック・プリント配線板の製造方法
JP2853551B2 (ja) セラミック配線板の製法
KR0178788B1 (ko) 세라믹 팩키지의 제조방법
JPS63275196A (ja) 回路基板の製造方法
JPH02244692A (ja) セラミックプリント配線板
JPH0533556B2 (ja)
JPH0228392A (ja) セラミックプリント配線板
JPH03205892A (ja) セラミックプリント配線板およびその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees