JPH01235483A - 画像拡大処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、カラーテレビジョン、ＶＴＲ（ビデオテープ
レコーダ）、ビデオプリンタ、画像伝送装置など、ディ
ジタル化した映像信号を扱う装置に係り、特に、該映像
信号により得られる画像を拡大して表示するための画像
拡大処理回路に関するものである。

〔従来の技術〕

ディジタル信号処理技術の発展と、高速かつ大容量のデ
バイスの開発に伴なって、カラーテレビジョン等の家庭
電子製品のディジタル化されつつある。カラーテレビジ
ョン、ＶＴＲ等の製品においては、ディジタルメモリを
用いて、画面のフリーズ（静止画表示）、親子２画面表
示、マルチチャンネル（複数画面の同時表示）等の機能
が既に実現されている。

一方、これらの機能の次の段階として考えられるものに
、画像の拡大表示がある。画像の拡大表示は、画像の細
部を拡大して楽しむ他、数台のテレビを並べて大画面表
示として楽しむこともできる。従来の画像拡大表示方法
について以下述べる。

第１３図は従来の画像拡大表示方法を説明するための説
明図であり、時間軸を横軸とし、テレビ画面の垂直方向
を縦軸として、各走査線をテレビ画面の横方向から見て
表した図である。尚、丸印は走査線を示している。

一般的なインターレースの映像信号の構造を表すと、第
１３図（ａ）に示す如くになる。このインターレースの
映像信号により得られる画像を例えば２倍に拡大して表
示するためには、成るフィールドの情報を一旦メモリに
書き込み、読み出す際に、テレビ画面の垂直方向、水平
方向に対応する読み出し速度を、それぞれ書き込み速度
の半分にして読み出せばよい。すなわち、垂直方向は１
ラインずつ同じラインを２回ずつ読み出し、水平方向は
書き込み時のクロックの半分の周波数を持つクロックに
従って読み出す。

この操作による垂直方向に関する結果は第１３図（ｂ）
に示す如くになる。すなわち、第１３図（ｂ）に示す様
に、第１フイールドと第２フイールドにおいて、それぞ
れ垂直方向に２倍に拡大される。ところが、第１フイー
ルドと第２フイールドを交互に表示すると、矢印で示し
た走査線において上下関係が反転し、走査線構造が乱れ
てしまうため、完全な拡大表示とならない。

そこで、第１３図（Ｃ）に示すように第１フイールド、
第２フイールドとも同一の信号を表示して、走査線構造
の乱れを防ぐことが考えられる。

また、他の方法として、片方のフィールドのみ（例えば
、第１フイールドのみ）を表示するようにしても走査線
構造の乱れを防ぐことができる。

但し、この場合には面フリッカを起し、問題となる。

以上は標準速表示の場合（標準速再生のテレビジョンに
て表示する場合など）について考えたものであるが、同
様な問題は倍速表示の場合（例えば、特開昭５８−２０
５３７７号公報に記載されているような倍速再生のテレ
ビジョンにて、インターレース走査を１１（資）次走査
に変換して表示する場合など）においても発生する。

第１４図は第１３図と同様、従来の画像拡大方法を説明
するための説明図である。

第１４図（ａ）に示す様なインターレースの映像信号を
、補間走査線の信号を前のフィールドの情報で内挿する
ことによって、倍速化し、それにより得られる画像を拡
大して表示すると、第１４図（ｂ）の如くになる。

すなわち、倍速表示の場合にも、標準速表示の場合と同
様に、垂直方向に２倍に拡大するために、１ラインずつ
同じラインを２回ずつ読み出すと、第１４図（ｂ）に示
すように、２走査線毎に上下の走査線が反転し、走査線
構造が乱れて、誤った拡大表示画面となり、大きな問題
であった。

上記した走査線構造の乱れの問題を解消した既提案例と
して例えば、特開昭６１−１４９９８７号公報に記載の
ものがあるが、しかし、この既提案例において拡大する
画像に動きがある場合には、２重像となって表示されて
しまうという新たな問題があった。すなわち、この既捷
案例ではｌフィールド前の画像と現フィールドの画像と
が同時に画面上に表示されるため、画像に動きがあると
、ずれた画像が同時に表示されることになり、その結果
、２重像となって表示されてしまうのである。

〔発明が解決しようとする課題］ 以上のように、インターレースの映像信号より拡大した
画像を得る場合、映像信号をメモリに書き込み、読み出
す際、単純に、垂直方向は１ラインずつ同じラインをＮ
回ずつ読み出し、かつ水平方向は書き込み時のクロック
の１／Ｈの周波数を持つクロックに従って読み出すと言
う方法では、標準速表示の場合も、倍速表示の場合も、
走査線構造が乱れてしまい、高画質な拡大画像が得られ
ないと言う問題があった。また、この様な走査線構造が
乱れの問題を解決した既提案例においても、拡大する画
像に動きがある場合には、２重像となって表示されてし
まうと言う問題があった。

更にまた、以上の問題は、インターレースの映像信号よ
り拡大した画像を得る場合に限らず、ノンインターレー
スの映像信号より拡大した画像を得る場合にも発生して
くる問題であった。

本発明の目的は、上記した従来技術の問題点を解決し、
特に、倍速表示の場合において、インターレースまたは
ノンインターレースの映像信号より拡大した画像を得る
場合に、走査線構造が乱れたり、２重像が生じたりする
ことなく、高画質な拡大画像を得ることのできる画像拡
大処理回路を提供することにある。

〔課題を解決するための手段〕

上記した目的を達成するために、本発明では、入力され
る映像信号から実走査線信号と補間走査線信号とを作成
する実／補間走査線信号作成手段と、作成された前記実
走査線信号と補間走査線信号とをそれぞれ一時記憶する
第１及び第２のバッファメモリと、工亥第１のバッファ
メモリのライトアドレスとリードアドレス及び第２のバ
ッファメモリのライトアドレスとリードアドレスをそれ
ぞれ発生する第１及び第２のアドレス発生手段と、前記
第１及び第２のバッファメモリからそれぞれ読み出され
た実走査線信号と補間走査線信号とを入力し、各々の周
波数を２倍にして出力する倍速変換メモリと、該倍速変
換メモリより出力された実走査線信号と補間走査線信号
とを入力し、スイッチの切り換えによりそのうちの一方
を選択的に出力するスイッチ手段と、 前記映像信号に画像拡大処理を施して画面上に拡大した
画像を表示する際に、前記第１及び第２のアドレス発生
手段を、それぞれ、画面垂直方向に対するリードアドレ
スの発生周期が画面垂直方向に対するライトアドレスの
発生周期のＮ（Ｎは任意の数）倍となるように制御し、
前記スイッチ手段を、該スイッチ手段におけるスイッチ
の切り換え順序が前記映像信号の奇数フィールド期間と
偶数フィールド期間とで変わるように制御する拡大制御
手段と、で構成するようにした。

〔作用〕

前記実／補間走査線信号作成手段は、入力されるカラー
テレビジョン信号等の映像信号に、動き適応走査線補間
処理等を施すことにより、各フィールド毎に動きに対し
て２重像とならない順次走査を行なうための実走査線信
号と補間走査線信号とを作成することができる。次に、
この２つの走査線信号を前記第１及び第２のバッファメ
モリにそれぞれ記憶し、そして、前記第１及び第２のア
ドレス発生手段によって、特に垂直方向に画像を拡大す
るために、画面垂直方向に対するライトアドレスの発生
周期より画面垂直方向に対するリードアドレスの発生周
期のがＮ倍長くなるようにリードアドレスを発生して前
記第１及び第２のバッファメモリに供給する。それによ
り、該第１及び第２のバッファメモリからは画像拡大処
理の施された実走査線信号と補間走査線信号がそれぞれ
読み出されて、前記倍速変換メモリを介して前記スイッ
チ手段に供給される。該スイッチ手段では、入力された
２つの走査線信号を選択的に切り換えて出力し、その際
、前記拡大制御手段によって、奇数フィールド期間と偶
数フィールド期間とて異なる切り換え順序となるように
制御される。これにより、奇数フィールドと偶数フィー
ルド共、走査線の上下関係が反転して走査線構造が乱れ
たりすることなく、高画質な拡大画像を得ることができ
る。

〔実施例〕

以下、本発明の第１の実施例を第１図により説明する。

第１図において、Ｌｏｔはインターレースの映像信号の
入力端子、１０２は倍速変換された映像信号の出力端子
、１０３は実走査線信号αと補間走査線信号βを作成す
る実／補間走査線信号作成回路、１０４は実走査線信号
αを一時記憶するための第１のバッファメモリ、１０５
は補間走査線信号βを一時記憶するための第２のバッフ
ァメモリ、１０６，１０７は前記第１．第２のバッファ
メモリ１０４，１０５にライトアドレス（書き込みアド
レス）を与える第１．第２のライトアドレス発生器、１
０８，１０９は前記第１．第２のバッファメモリ１０４
，１０５にリードアドレス（読み出しアドレス）を与え
るリードアドレス発生器、１１０は倍速変換するための
倍速変換メモリ、Ｉｌｌは前記倍速変換メモリ１１０か
ら出力された実走査線信号αと補間走査線信号βのどち
らか一方を選択して出力するスイッチ回路、１１２は各
制御信号を発生する拡大制御回路、１１３は拡大制御ス
イッチ、である。

以下、本実施例の動作について、最初に拡大時（即ち、
拡大表示を行う時）の動作を詳細に説明し、その後、通
常時（即ち、拡大表示を行わない時）の動作を簡単に説
明する。

拡大時の動作は説明を節単にするために、ここでは、画
面の１／４の画像を縦、横共に２倍に拡大して表示する
場合、即ち、第２図（ａ）に示すへの部分の画像を第２
図（ｂ）に示す如く拡大して表示する場合について考え
る。

第１図において、拡大時は、先ず、拡大制御スイッチ１
１３をオンし、拡大制御回路１１２の制御動作を拡大時
の制御動作に切り換える。

一方、実／補間走査線信号作成回路１０３では、入力端
子１０１より入力されたインターレースの映像信号から
実走査線信号αと補間走査線信号βとを作成し、それぞ
れ第１のバッファメモリ１０４と第２のバッファメモリ
１０５へ出力する。

第３図は第１図における拡大時のライトアドレス発生器
から発生されるライトアドレスとリードアドレス発生器
から発生されるリードアドレスとを示した説明図である
。尚、第３図では、第１゜第２のバッファメモリ１０４
，１０５が、容量として１フイ一ルド分の容量を持ち、
かつ書き込み／読み出しが非同期で行えるものとしてい
る。

第１．第２のライトアドレス発生器１０６，１０７から
は、第３図（ａ）に示す様なライトアドレスが第１．第
２のバッファメモリ１０４，１０５に出力される。

それにより、第１．第２のバッファメモリ１０４．１０
５では、実／補間走査線信号作成回路１０３から出力さ
れた実走査線信号αと補間走査線信号βとがそれぞれ１
フイ一ルド分、ライトアドレスの示す番地に、順次、一
定周波数、例えば、４ｆｓｃ（ｆ３（：色副搬送波周波
数）のライトクロックＷ、ＣＬＫ１．Ｗ、ＣＬＫ２に従
って書き込まれる。

一方、前述の如く、拡大制御回路１１２の制御動作が拡
大時の制御動作に切り換わると、拡大制御回路１１２か
ら第１．第２のリードアドレス発生器１０８，１０９に
それぞれ、制御信号として、拡大時であることを知らせ
る信号と、入力された映像信号が第１フイールドである
か第２フイールドであるか（もっと−船釣な言い方をす
れば、奇数フィールドであるか偶数フィールドであるか
）を知らせる信号と、を出力する。尚、後者の信号は、
拡大制御回路１１２に入力されるフィールド信号ｏ　ｄ
　ｄ　／　ｅ　ｖ　ｅ　ｎに基づいて出力される。

以上の制御信号を受けて、第１．第２のリードアドレス
発生器１０８，１０９では、画面中の拡大位置（即ち、
画面中のどの部分を拡大するか）。

及び映像信号のフィールドによって、読み出し開始アド
レスを決定し、そして、水平方向に２倍に拡大するため
に同一のリードアドレスを２回ずつ繰り返し出力し、更
に、垂直方向に２倍に拡大するために同一のラインを２
回ずつ繰り返し出力する。

即ち、本実施例では、画面中の拡大位置は、前述したよ
うに、第２図（ａ）に示したへの部分であるので、第１
フイールドでは、読み出し開始アドレスをゼロとして、
第１．第２のリードアドレス発生器１０８，１０９から
、第３図（ｂ）に示す様なリードアドレスが順次、第１
．第２のバッファメモリ１０４，１０５に出力される。

しかし、第２フイールドでは、第１のリードアドレス発
生器１０８から第１のバッファメモリ１０４へは、第１
フイールドと同じく読み出し開始アドレスをゼロとして
、第３図（ｂ）に示す様なリードアドレスが順次出力さ
れるが、第２のリードアドレス発生器１０９から第２の
バッファメモリ１０５へは、読み出し開始アドレスをゼ
ロから一つずらして、第３図（Ｃ）に示す様なリードア
ドレスが順次出力されることになる。

従って、第１のバッファメモリ１０４では、第ｌフィー
ルドでも第２フイールドでも、第３図（ｂ）のリードア
ドレスの示す番地から、書き込まれた実走査線信号αが
読み出しクロックＲ，ＣＬＫ１に従って読み出されるが
、第２のバッファメモリ１０５では、第１フイールドは
第３図（ｂ）のリードアドレスの示す番地から、第２フ
イールドは第３図（Ｃ）のリードアドレスの示す番地か
ら、それぞれ書き込まれた補間走査線信号βが読み出し
クロックＲ，ＣＬＫ２に従って読み出される。

以上により、水平、垂直方向に２倍に画像を拡大するた
めの画像拡大処理の施された信号が得られる。

次に、この画像拡大処理の施された実走査線信号α及び
補間走査線信号βを倍速変換メモリ１１０に入力して、
倍速変換された実走査線信号α及び補間走査線信号βを
作り出す。

ここで、倍速変換メモリ１１０は非同期であり、その読
み出しクロックＲ，ＣＬＫ３は書き込みクロックＷ、Ｃ
ＬＫ３の２倍の周波数となっている。

即ち、倍速変換メモリ１１０では、入力された実走査線
信号αと補間走査線信号βとを成る一定の周波数、例え
ば、４ｆ５．を持っ書き込みクロックＷ、ＣＬＫ３でそ
れぞれ書き込み、そして、書き込まれた実走査線信号α
と補間走査線信号βを、書き込みクロックＷ、ＣＬＫ３
の２倍の周波数（即ち、この例では８ｆｓｃ）を持つ読
み出しクロックＲ，ＣＬＫ３で読み出すことにより、倍
速変換された実走査線信号α及び補間走査線信号βを得
ることができる。

次に、この倍速変換された実走査線信号α及び補間走査
線信号βはそれぞれスイッチ回路１１１に入力される。

ここで、スイッチ回路１１１は、拡大時の制御動作を行
う拡大制御回路１１２からの制御信号によって、以下の
ようにスイッチが切り換えられる。

第４図は第１図における拡大時の動作を説明するための
説明図である。

第４図の見方について説明する。

第４図において、（ａ）は垂直ラインナンバを、（ｂ）
は第１図の実／捕間走査線信号作成回路１０３から出力
される実走査線信号（実信号）と補間走査線信号（補間
信号）の内容をそれぞれ示している。

即ち、第１図の入力端子１０１に入力される映像信号は
インターレースの映像信号であるため、第４図の左端に
示すテレビ画面２００の実際の走査線■、■、■、・・
・に対し、垂直ラインナンバは第１フイールドと第２フ
イールドとで１走査線分ずれており、第１フイールドで
は、実走査線信号Ｒ，，Ｒ，，・・・が奇数番目の走査
線■、■、・・・と対応し、補間走査線信号ｒｏ＋ｒｌ
＋　・・・が偶数番目の走査線■、■、・・・と対応し
、また、第２フイールドでは、実走査線信号ｒＯ＋　　
ｒｌ＋　・・・が偶数番目の走査線■、■、・・・と対
応し、補間走査線信号Ｒ，，Ｒ，，・・・が奇数番目の
走査線■、■、・・・と対応する。

また、（Ｃ）は、第１図の第１．第２のバッファメモリ
１０４，１０５の出力をそれぞれ示しており、真中の破
線に対し左側が第１のバッファメモリ１０４の出力、右
側が第２のバッファメモリ１０５の出力である。

即ち、前述したように、第１フイールドでは、第１．第
２のバッファメモリ１０４，１０５共、リードアドレス
は第３図（ｂ）に示す如くであるので、第１のバッファ
メモリ１０４からはＲｏ。

Ｒｏ、Ｒ，、Ｒ，、・・・が、第２のバッファメモリ１
０５からはｒｏ　ｌ　　ｒｏ　、ｒｌ　＋　　ｒｌ　＋
　・・・がそれぞれ出力され、また、第２フイールドで
は、第１のバッファメモリ１０４のリードアドレスは第
３図（ｂ）に示す如くであり、第２のバッファメモリ１
０５のリードアドレスは第３図（Ｃ）に示す如くである
ので、第１のバッファメモリ１０４がらはｒｏ　ｒ　　
ｒｏ　＋　　ｒｌ　ｒ　　ｒｌ　＋　・・・が、第２の
バッファメモリ１０５からはＲ，、Ｒ，、Ｒ，、Ｒ，。

Ｒ２，・・・がそれぞれ出力される。尚、ここで、第４
図（ａ）に示す垂直ラインナンバは、第１．第２のバッ
ファメモリ１０４，１０５の垂直アドレス（垂直方向の
アドレス）と対応する。

つまり、第１．第２のバッファメモリ１ｏ４゜１０５か
らの出力は、第１フイールドでは、実走査線信号、補間
走査線信号ともに第０ラインより２回ずつ読み出し、一
方、第２フイールドでは実走査線信号を第０ラインより
２回ずつ読み出し、補間走査線信号は実走査線信号と比
較してｌライン前より読み出すのである。

また、（ｄ）は第１図のスイッチ回路１１１におけるス
イッチの切換方法を、（ｅ）は第１図の出力端子１０２
に出力される倍速変換された映像信号（倍速出力）を、
それぞれ示している。尚、（ｄ）において、「実」はス
イッチ回路１１１の上側（即ち、実走査線信号α側）を
、「補Ｊは下側（即ち、補間走査線信号β側）を選択す
ることを示している。

第１図のスイッチ回路ｉｌｌでは、拡大制御回路１１２
によって、倍速の１ライン毎に（即ち、倍速の水平同期
信号２ｆｌｌの１周期毎に）、第４図（ｄ）に示す如く
スイッチを切り換える。即ち、第１フイールドでは、標
準速の偶数ライン（垂直ラインナンバが偶数の時）は実
走査線信号αを選択し、奇数ライン（垂直ラインナンバ
が奇数の時）は補間走査線信号βを選択し、一方、第２
フイールドでは標準速の偶数ラインは補間走査線信号β
。

実走査線信号αの順に選択し、奇数ラインは実走査線信
号α、補間走査線信号βの順に選択する。

つまり、第１フイールドでは、倍速の１ライン毎に、実
、実、補、補、実、実、・・・と言う具合に、また、第
２フイールドでは、補、実、実、補、補。

実、・・・と言う具合にスイッチを切り換える。

この様にスイッチ回路１１１のスイッチを切り換えるこ
とにより、出力端子１０２には倍速変換された映像信号
として、第４図（ｅ）に示す如く、第１フイールドでは
ＲＯ＋　ＲＯ＋　　ｒ　Ｏ＋　　ｒＯ＋　Ｒ１＋Ｒ＋　
、”・が、第２フイールドではＲｏ　＋　　ｒ　Ｏ＋　
　ｒ　Ｏ＋Ｒ１＋Ｒ１＋’ｌ＋　・・・がそれぞれ出力
される。

こうして出力端子１０２に得られた映像信号は、倍速モ
ニタ（図示せず）に入力され、そこで拡大した画像が表
示される。

以上述べたように、本実施例によれば、第４図（ｅ）に
示した出力端子１０２に得られる映像信号と、第４図の
左端に示したテレビ画面２００の走査線■、■、■、・
・・との対応関係を見ればわかる通り、走査線■、■、
■、■、■、■、・・・に対し、映像信号は、第１フイ
ールドでも第２フイールドでもＲ，、Ｒ，、ｒ、、ｒ、
、Ｒ，、Ｒ，。

・・・と言う具合に正しく配列されており、従来の如く
走査線間で上下関係が反転して走査線構造が乱れたりす
ることがないので、高画質な拡大画像を得ることができ
る。

また、第１．第２のリードアドレス発生器１０８．１０
９における前述の読み出し開始アドレスを自由に設定す
ることにより、画面（例えば、第２図（ａ）に示す画面
等）上の任意の位置の画像を拡大することが可能である
。

以上が、本実施例における拡大時の動作である。

一方、通常時（即ち、拡大表示を行わない場合）は、拡
大制御スイッチ１１３をオフし、拡大制御回路１１２の
制御動作を通常時の制御動作に切り換える。

拡大制御回路１１２の制御動作が通常時の制御動作に切
り換わると、拡大制御回路１１２から第１、第２のリー
ドアドレス発生器１０８．１０９にそれぞれ、制御信号
として、通常時であることを知らせる信号が出力される
。

これを受けて、第１．第２のリードアドレス発生器１０
８，１０９では、それぞれリードアドレスとして、第３
図（ａ）に示したライトアドレスと同様なアドレスを出
力する。

また、スイッチ回路１１１は、通常時の制御動作を行う
拡大制御回路１１２からの制御信号によって、倍速時の
１ライン毎に（即ち、倍速の水平同期信号２ｆｏの１周
期毎に）、実走査線信号αと補間走査線信号βとを交互
に出力するように、即ち、実、補、実、補、・・・と言
う具合にスイッチを切り換える。

以上の動作により、出力端子１１２からは通常の倍速変
換された映像信号が出力される。

以上述べた様に、本実施例では、倍速変換を行うために
実走査線信号と捕間走査線信号とをそれぞれ作成し、そ
して、到来フィールドによって実走査線信号と補間走査
線信号の選択順序を変えることによって高画質な拡大画
像の再生が可能である。

第５図は第１図における実／補間走査線信号作成回路１
０３の構成を詳細に示したブロック図である。

第５図において、７０２は入力された信号を１フレーム
遅延させるフレームメモリ、７０３はフレームメモリ７
０２の入出力信号を用いて画像の動きを検出する動き検
出回路、７０４は動き検出回路７０３からの動き信号に
従って輝度信号／色信号（以下、Ｙ／Ｃという）分離を
行う動き適応型のＹ／Ｃ分離回路、７０５は動き適応型
のＹ／Ｃ分離回路７０４の出力信号を１フイ一ルド分遅
延するフィールドメモリ、７０６は前記動き適応型のＹ
／Ｃ分離回路７０４と前記フィールドメモリ７０５の出
力信号より、前記動き検出回路７０３からの動き信号に
従って補間走査線信号を作成する動き適応型の走査線補
間回路であり、その他は第１図と同じである。

入力端子１０１には、インターレースの映像信号として
カラーテレビジョン信号が入力される。

動き検出回路７０３では、フレームメモリ７０２の入出
力信号を用いて、静止画であるか動画であるかの判定が
行なわれる。他方、フレームメモリ７０２の入出力信号
は、動き適応型のＹ／Ｃ分離回路７０４へも入力され、
動き検出回路７０３からの動き信号によって、フレーム
間Ｙ／Ｃ分離あるいはフィールド内Ｙ／Ｃ分離が行なわ
れ、輝度信号（あるいは色信号）が得られる。同様に動
き適応型の走査線補間回路７０６では、動き検出回路７
０３からの動き信号に従って、フィールドメモリ７０５
の入出力信号を用いて、補間走査線信号を作成する。

以上の方法で得た実走査線信号αと補間走査線信号βを
第１．第２のバッファメモリ１０４，１０５にそれぞれ
入力し、その後、前述した如く動作させることにより、
拡大画像を得ることができる。

このように、第１図の実施例は、様々な種類の補間方法
をもつ信号処理回路と組み合わせることが可能であり、
特に、第５図に示した様な動き適応処理された実走査線
信号αと補間走査線信号βとを用いることにより、画像
に動きがある場合でも従来の如く２重像となったすせず
、倍速の高画質な拡大画像を得ることができる。

次に、第６図は本発明の第２の実施例を示すブロック図
である。

第６図において、８０１，８０２はフレームメモリ７０
２とフィールドメモリ７０５のライトアドレスを与える
第３．第４のライトアドレス発生器、８０３．８０４は
フレームメモリ７０２とフィールドメモリ７０５のリー
ドアドレスを与える第３．第４のリードアドレス発生器
、８０５は入力端子１０１からのカラーテレビジョン信
号（インターレースの映像信号）と動き適応型のＹ／Ｃ
分離回路７０４の出力信号のうら、一方を選択してフレ
ームメモリ７０２へ供給する第２のスイッチ回路、８０
６は動き適応型のＹ／Ｃ分離回路７０４の出力信号と動
き適応型の走査線補間回路７０６の出力信号のうち、一
方を選択して出力する第３のスイッチ回路、８０７は動
き適応型のＹ／Ｃ分離回路７０４の出力信号とフレーム
メモリ７０２の出力信号のうち、一方を選択して出力す
る第４のスイッチ回路、８０８は動き適応型の走査線補
間回路７０６の出力信号とフィールドメモリ７０５の出
力信号のうち、一方を選択して出力する第５のスイッチ
回路であり、その他は第５図と同じである。

一般に、インターレース走査のカラーテレビジョン信号
より高画質な順次走査画像を得るために、第５図で示し
た様な、Ｙ／Ｃ分離のためのフレームメモリ７０２や、
走査線補間のためのフィールドメモリ７０５を備えたシ
ステムが多い。

そこで、本実施例では、Ｙ／Ｃ分離に用いるフレームメ
モリ７０２を画像拡大処理を施すための第１のバッファ
メモリ１０４と兼用化し、走査線補間に用いるフィール
ドメモリ７０５を同じ（画像拡大処理を施すための第２
のバッファメモリ１０５と兼用化する構成としている。

ここで、樅、横ともに画像を２倍に拡大する場合、実際
に倍速モニタ（図示せず）上に表示される画像は、到来
した映像信号の画面全体に対して１／４であり、従って
、第１．第２のバッファメモリ１０４，１０５として必
要なメモリ容量は、書き込みのために必要な容量が１／
４フイールド相当、読み出しのために必要な容量が１／
４フイールド相当であり、合計すると１／２フイールド
相当の容量で足りることになる。

一方、動き適応Ｙ／Ｃ分離のためのフレームメモリ７０
２と動き適応走査線補間のためのフィールドメモリ７０
５は、拡大時には実際に表示される１／４画面に相当す
る部分だけ到来データを正しく記憶すれば良く、従って
、残りの記憶領域を拡大用の第１．第２のバッファメモ
リ１０４，１０５の代りとして使用することができる。

本実施例において、通常時（即ち、拡大表示を行わない
場合）には、第２〜第５のスイッチ回路８０５〜８０８
は、ａ端子側に常に接続されていて、第５図に示した回
路と同じ動作を行い、第１のスイッチ回路１１１の出力
信号として倍速変換された映像信号が得られる。

一方、拡大時には、拡大制御回路１１２によって、第２
．第３のスイッチ回路８０５，８０６の切り換えを制御
し、一画面中の成る期間はａ端子側に接続させ、一画面
中のその他の期間はｂ端子側に接続させることにより、
Ｙ／Ｃ分離、あるいは走査線補間後の信号をフレームメ
モリ７ｏ２゜フィールドメモリ７０５の未使用領域に書
き込む。

そして、読み出された拡大信号（拡大処理の施された信
号）は、ｂ端子側に接続された第４．第５のスイッチ回
路８０７，８０８を通して倍速変換メモリ１１０へ入力
され、その後、第１のスイッチ回路１１１より倍速変換
された信号として取り出される。

本実施例によれば、拡大機能のみのためのバッファメモ
リを用いることなく、拡大画像を得ることが可能となる
。

前述した第１及び第２実施例では、いずれも入力信号と
して、インターレースの映像信号を考えた。しかし、映
像信号にはノンインターレースの映像信号もある。そこ
で、次に、ノンインターレースの映像信号にも対応可能
な実施例について説明する。

第７図は本発明の第３の実施例を示すブロック図である
。

第７図において、９０１は入力された映像信号がインタ
ーレースの信号であるがノンインターレースの信号であ
るかを判定するノンインターレース判定回路、９０２は
フィールド信号ｏ　ｄ　ｄ　／　ｅｖｅｎをゲートする
ゲート回路、その他は第１図と同じである。

一般に、インターレースの映像（８号とノンインターレ
ースの映像信号との違いと言うのは、第４図の左端に示
したテレビ画面２００の走査線■。

■、■、・・・において、インターレースの映像信号で
は、例えば、奇数フィールド（即ち、第１フイールド）
にて奇数番目の走査線■、■、■、・・・に対応する信
号が送られてきて、偶数フィールド（即ち、第２フイー
ルド）にて偶数番目の走査線■。

■、■、・・・に対応する信号が送られてくるのに対し
、ノンインターレースの映像信号では、例えば、奇数フ
ィールドでも偶数フィールドでも、奇数番目の走査線■
、■、■、・・・に対応する信号のみが送られてくると
ころにある。

従って、入力される映像信号がノンインターレースの映
像信号であるときに、第１．第２のリードアドレス発生
器１０８，１０９、及びスイッチ回路１１１の動作を、
インターレースの映像信号のときの様に奇数フィールド
と偶数フィールドとで異ならせる必要はない。

そこで、本実施例では、入力される映像信号がノンイン
ターレースの映像信号であるときには、次の様な動作を
する。

ここで、入力される映像信号が第１フイールドであるか
第２フイールドであるか（−船釣な言い方をすれば、奇
数フィールドであるか偶数フィールドであるか）を示す
フィールド信号ｏ　ｄ　ｄ　／　ｅｖｅｎは、第８図（
ａ）に示すように、入力される映像信号が奇数（ｏｄｄ
）フィールドであるときはハイレベル（Ｈレベル）で、
偶ＩＸ　（ｅ　ｖ　ｅ　ｎ）フィールドであるときはロ
ーレベル（Ｌレベル）であるものとし、また、ノンイン
ターレース判定回路９０１では、第８図（ｂ）に示す様
に、入力された映像信号がノンインターレースの信号で
あると判定したときに１ルベルが出力されるものとする
。

即ち、入力される映像信号がノンインターレースの映像
信号であるときには、ゲート回路９０２に入力されるイ
ンターレース判定回路９０１の出力信号がＨレベルとな
るため、ゲート回路９０２から拡大制御回路１１２へ入
力される信号は、フィールド信号ｏ　ｄ　ｄ　／　ｅ　
ｖ　ｅ　ｎに関らず常にＨレベルとなり、第１．第２の
リードアドレス発生器１０８．１０９及びスイッチ回路
１１１は、偶数フィールドの処理に固定され、ノンイン
ターレースの映像信号入力時にも走査線構造の乱れのな
い拡大画像が得られる。

尚、本実施例におけるノンインターレースの映像信号の
入力対応方法は、前述した第５図または第６図の回路に
も応用できる。

次に、第９図は本発明の第４の実施例を示すブロック図
である。

第９図において、１１０１は読み出しクロックＲ，ＣＬ
Ｋ３周波数を１／２にする分周回路、１１０２は通常時
と拡大時とで読み出しクロックを切り換えるためのスイ
ッチ回路、その他は第１図と同じである。

ところで、前述した第１図の実施例では、拡大時におい
て、水平方向に２倍に拡大するために、第１図に示した
第１．第２のリードアドレス発生８１０８．１０９より
第１．第２のバッファメモリ１０４，１０５にそれぞれ
同一のリードアドレスを２回ずつ繰り返し与えていたが
、場合によってはその様なことができない場合もある。

従って、その様な場合には、垂直方向のみの拡大しかで
きないという問題が生じる。

そこで、本実施例では、倍速変換メモリ１１０に入力す
る読み出しクロックＲ，ＣＬＫ３の周波数を、通常時（
即ち、拡大表示を行わない場合）の半分の周波数とする
ことによって、水平方向に２倍に拡大するようにした。

即ち、本実施例では、通常時には、スイッチ回路１１０
２はａ端子側に接続されていて、倍速変換メモリ１１０
の書き込みクロックＷ、ＣＬＫ３の周波数が例えば４ｆ
ｓｃであれば、読み出しクロックＲ，ＣＬＫ３の周波数
は８ｆ８．であり、倍速変換が実現できる。

一方、拡大時には、拡大制御回路１１２によりスイッチ
回路１１０２をｂ端子側に接続し、倍速変換メモリ１１
０の読み出しクロックとして周波数が通常時の１／２の
ものを使用する。ここで、倍速変換メモリ１１０のアド
レスのリセットを、通常時と同じ倍速の水平同期信号２
ｆＨで行えば、読み出すスピードが１／２となるため、
水平方向に２倍に拡大された画像を取り出すことができ
る。

本実施例によれば、前述した如く、リードアドレス発生
器とバッファメモリとを用いた水平方向の拡大が行えな
い場合であっても、倍速変換メモリ１１０を用いて水平
方向の拡大を行うことができる。

尚、本実施例は、前述した第５図、第６図または第７図
の回路にも応用できる。

次に、第１０図は本発明の第５の実施例としての画像拡
大処理回路の一部を示すブロック図である。

第１０図において、１２０１．１２０２はそれぞれ第１
図に示した第１．第２のバッファメモリ１０４．１０５
より供給される実走査線信号αと補間走査線信号βの入
力端子、１２０３は拡大制御回路１１４から第１図に示
した第１．第２のリードアドレス発生器１０８，１０９
へ供給される制御信号の出力端子、１２０４．１２０５
は実走査線信号αと補間走査線信号βを切り換えるスイ
ッチ回路、１２０６は前記スイッチ回路１２０４゜１２
０５から供給される走査線信号を多重するためのスイッ
チ回路、１２０７は倍速変換用ラインメモリ　（日立製
ラインメモリＨＭ６３０２１）、その他は第１図と同じ
である。

本実施例で用いた日立製の倍速変換用ラインメモＩＪ　
１２０７は、実走査線信号と捕間走査線信号とを多重し
て入力すると倍速変換された映像信号が出力される形式
となっている。このため、本実施例においては、第１図
で用いたスイッチ回路１１１の代りに、スイッチ回路１
２０４，１２０５゜１２０６を、倍速変換用ラインメモ
リ１２０７の前段に配置し、そして、スイッチ回路１２
０４゜１２０５の出力信号をスイッチ回路１２０６で多
重して倍速変換用ラインメモリ１２０７へ供給する。ス
イッチ回路１２０４．１２０５の制御信号は、第１図に
おけるスイッチ回路１１１と同じでよく、拡大制御回路
１１２より与えられる。また、本実施例では、水平方向
の拡大は第９図の実施例と同様の方法で行っている。

以上の様に、本実施例では、倍速変換メモリとして市販
のラインメモリを用いることにより、倍速変換が単純に
行える。尚、本実施例の構成は、第５図、第６図、第７
図の回路にも適用できる。

さて、以上の各実施例の説明では、画像を２倍に拡大し
て表示する場合について説明したが、本発明は、これに
限るものではなく、画像をＮ倍に拡大して表示する場合
にも適用できる。

即ち、画像をＮ倍に拡大して表示する場合には、第１図
、第５回、第６図、第７図の回路では、第１、第２のリ
ードアドレス発生器１０８，１０９において、水平方向
にＮ倍に拡大するために同一のリードアドレスをＮ回ず
つ繰り返し出力し、垂直方向にＮ倍に拡大するために同
一のラインをＮ回ずつ繰り返し出力するようにし、また
、第９図。

第１０図の回路では、水平方向にＮ倍に拡大するために
、上記の如く同一のリードアドレスをＮ回ずつ繰り返し
出力する代わりに、分周回路１１０１において読み出し
クロックＲ，ＣＬＫ３の周波数を１／Ｎに分周するよう
にする。

そして、スイッチ回路１１１におけるスイッチの切換方
法を以下の如くにする。

第１１図は本発明における３倍拡大時の動作を、第１２
図は４倍拡大時の動作をそれぞれ説明するための説明図
である。

第１１図及び第１２図において、（ａ）は垂直ラインナ
ンバを、（ｂ）は実／補間走査線信号作成回路１０３か
ら出力される実走査線信号（実信号）と補間走査線信号
（補間信号）の内容を、（Ｃ）はスイッチ回路１１１に
おけるスイッチの切換方法をそれぞれ示している。

即ち、第１１図（ｃ）の如く切り換えることにより、３
倍に拡大された画像の表示が可能となり、また、第１２
図（Ｃ）の如く切り換えることにより、４倍に拡大され
た画像の表示が可能となる。

以上、倍速表示を行う場合について説明したが、第１１
図（ｃ）または第１２図（ｃ）において、丸印で囲んだ
ものだけを選択して標準速の１ライン毎に切り換える様
にした場合（例えば、第１１図の第１フイールドの（Ｃ
）では、丸印の付いている実、実、補、実、実、補、・
・・と言う具合に切り換える。）には、標準速表示の場
合においても、動きに対して２重像とならない拡大表示
が可能となる。

〔発明の効果〕

本発明によれば、倍速表示の場合において、インターレ
ースまたはノンインターレースの映像信号より拡大した
画像を得る場合に、走査線構造が乱れたり、２重像が生
じたりすることな（、高画質な拡大画像を得ることがで
きる。

また、Ｙ／Ｃ分離に用いるフレームメモリや走査線補間
に用いるフィールドメモリを備えた信号処理回路におい
て、拡大処理を行うためのバッファメモリを前記フレー
ムメモリやフィールドメモリと兼用させた場合には、新
たにメモリを追加することなく拡大機能を実現すること
ができる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図の実施例において画面のどの部分を拡大する
かを示す説明図、第３図は第１図における拡大時のライ
トアドレス発生器から発生されるライトアドレスとリー
ドアドレス発生器から発生されるリードアドレスとを示
した説明図、第４図は第１図における拡大時の動作を説
明するための説明図、第５図は第１図における実／補間
走査線信号作成回路の構成を詳細に示したプロッり図、
第６図は本発明の第２の実施例を示すブロック図、第７
図は本発明の第３の実施例を示すブロック図、第８図は
第７図におけるフィールド信号及びノンインターレース
判定回路の出力信号の波形の一例を示す波形図、第９図
は本発明の第４の実施例を示すブロック図、第１０図は
本発明の第５の実施例としての画像拡大処理回路の一部
を示すブロック図、第１１図は本発明における３倍拡大
時の動作を説明するための説明図、第１２図は本発明に
おける４倍拡大時の動作を説明するための説明図、第１
３図及び第１４図はそれぞれ従来の画像拡大表示方法を
説明するための説明図、である。 符号の説明 １０３・・・実／補間走査線信号作成回路、１０４゜１
０５・・・バッファメモリ、１０８，１０９・・・リー
ドアドレス発生器、１１０・・・倍速変換メモリ、ｌ１
２・・・拡大制御回路、１１３・・・拡大制御スイッチ
、７０２・・・フレームメモリ、７０３・・・動き検出
回路、７０４・・・動き適応型のＹ／Ｃ分離回路、７０
５・・・フィールドメモリ、７０６・・・動き適応型の
走査線補間回路、９０１・・・ノンインターレース判定
回路。 代理人　弁理士　並　木　昭　夫 第２図 （ＣＩ） （ｂ） 第３図 （ａ） （Ｃ） ニー　　工」 （＋　　　　　　ｐ 第１０図 第１１図 第１２図 第１３図 （Ｑ）　　　　　　　　　（ｂ）　　　　　　　　ｌ’
ｃ）ド　　　　ト　　　　　　　　ト　　　　〉　　　
　　　　　ド　　　　ド第１４図 （Ｑ）　　　　（ｂ） ＜゛ト

Claims (1)

1. 【特許請求の範囲】 １、入力される映像信号から実走査線信号と補間走査線
   信号とを作成する実／補間走査線信号作成手段と、作成
   された前記実走査線信号と補間走査線信号とをそれぞれ
   一時記憶する第１及び第２のバッファメモリと、該第１
   のバッファメモリのライトアドレスとリードアドレス及
   び第２のバッファメモリのライトアドレスとリードアド
   レスをそれぞれ発生する第１及び第２のアドレス発生手
   段と、前記第１及び第２のバッファメモリからそれぞれ
   読み出された実走査線信号と補間走査線信号とを入力し
   、各々の周波数を２倍にして出力する倍速変換メモリと
   、該倍速変換メモリより出力された実走査線信号と補間
   走査線信号とを入力し、スイッチの切り換えによりその
   うちの一方を選択的に出力するスイッチ手段と、 前記映像信号に画像拡大処理を施して画面上に拡大した
   画像を表示する際に、前記第１及び第２のアドレス発生
   手段を、それぞれ、画面垂直方向に対するリードアドレ
   スの発生周期が画面垂直方向に対するライトアドレスの
   発生周期のＮ（Ｎは任意の数）倍となるように制御する
   と共に、前記スイッチ手段を、該スイッチ手段における
   スイッチの切り換え順序が前記映像信号の奇数フィール
   ド期間と偶数フィールド期間とで変わるように制御する
   拡大制御手段と、を具備したことを特徴とする画像拡大
   処理回路。 ２、請求項１に記載の画像拡大処理回路において、前記
   実／補間走査線信号作成手段を、前記映像信号を入力し
   、一時記憶して出力するフレームメモリと、該フレーム
   メモリの入出力信号を入力して、画像の動きを検出し、
   その検出結果を動き信号として出力する動き検出手段と
   、該フレームメモリの入出力信号を入力し、前記動き信
   号に従って輝度信号または色信号を分離して前記実走査
   線信号として出力する輝度信号／色信号分離手段と、該
   輝度信号／色信号分離手段より出力された前記実走査線
   信号を入力し、一時記憶して出力するフィールドメモリ
   と、該フィールドメモリの入出力信号を入力し、前記動
   き信号に従って走査線補間を行い、前記補間走査線信号
   を出力する走査線補間手段と、で構成したことを特徴と
   する画像拡大処理回路。 ３、請求項１に記載の画像拡大処理回路において、前記
   実／補間走査線信号作成手段を、前記映像信号を入力し
   、一時記憶して出力するフレームメモリと、該フレーム
   メモリの入出力信号を入力して、輝度信号または色信号
   を分離して前記実走査線信号として出力する輝度信号／
   色信号分離手段と、該輝度信号／色信号分離手段より出
   力された前記実走査線信号を入力し、一時記憶して出力
   するフィールドメモリと、該フィールドメモリの入出力
   信号を入力し、走査線補間を行って、前記補間走査線信
   号を出力する走査線補間手段と、で構成し、前記第１及
   び第２のバッファメモリの代わりに、前記輝度信号／色
   信号分離手段より出力された前記実走査線信号を前記フ
   レームメモリへ帰還する第１の帰還手段と、前記走査線
   補間手段より出力された前記補間走査線信号を前記フィ
   ールドメモリへ帰還する第２の帰還手段と、前記フレー
   ムメモリ及びフィールドメモリの出力信号を前記倍速変
   換メモリへ供給する供給手段と、を設けることより、前
   記第１のバッファメモリを前記フレームメモリで兼用し
   、前記第２のバッファメモリを前記フィールドメモリで
   兼用したことを特徴とする画像拡大処理回路。 ４、請求項１乃至請求項３のうちの任意の一つに記載の
   画像拡大処理回路において、前記倍速変換メモリと前記
   スイッチ手段の配置を互いに置き換えて、前記倍速変換
   メモリに入力されていた実走査線信号と補間走査線信号
   を前記スイッチ回路に入力し、該スイッチ回路より出力
   された信号を前記倍速変換メモリへ入力するようにした
   ことを特徴とする画像拡大処理回路。 ５、請求項１乃至請求項４のうちの任意の一つに記載の
   画像拡大処理回路において、前記映像信号がインターレ
   ースの信号であるかノンインターレースの信号であるか
   を判定し、その判定結果を前記拡大制御手段に入力する
   ノンインターレース判定手段を設け、前記判定結果がノ
   ンインターレースの信号であると言う判定結果である時
   には、前記拡大制御回路は、前記スイッチ手段における
   スイッチの切り換え順序が前記映像信号の奇数フィール
   ド期間と偶数フィールド期間とで同一となるように前記
   スイッチ手段を制御することを特徴とする画像拡大処理
   回路。 ６、請求項１乃至請求項５のうちの任意の一つに記載の
   画像拡大処理回路において、前記倍速変換メモリの読み
   出しクロックの周波数を切り換える切換手段を設け、前
   記映像信号に画像拡大処理を施して画面上に拡大した画
   像を表示する際に、前記拡大制御手段によって前記切換
   手段を制御して、前記読み出しクロックの周波数を切り
   換えることにより、前記倍速変換メモリにおいて前記映
   像信号に画面水平方向に画像を拡大するための画像拡大
   処理を施すことを特徴とする画像拡大処理回路。