JPH01236331A - エラー検出方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 １血欠ヱ 本発明はエラー検出方式に関し、特に動作時にデータレ
ジスタに格納されたデータの不正をパリティチエツクに
より検出するコンピュータにおいてデータ化けの原因と
もなりうるデータレジスタ回りの制御信号の不正を検出
するエラー検出方式従来、信号線のエラー検出方式には
、パリティ符号などの各種符号論理による方法や、デー
タの比較によりデータの不一致を検出する方法などがと
られている。

しかしながら、データレジスタ回りの制御信号の正常性
に対するチエツクは、制御信号生成部の正常性に対する
チエツクをも含む場合には、その符号生成論理およびエ
ラー検出論理の金物量が増大することや、データレジス
タ自体の故障率に比べて制御信号生成部の故障率が小さ
いこと、あるいは金物量の増大によりコスト高になるこ
となどから、信顆性が特に要求される一部のシステム以
外には実施されていないのが現状である。

また、コンピュータを構成しているパッケージ間で制御
信号がパッケージ間をまたいで送られている場合には、
パッケージ間インタフェース部の障害が多いということ
から、パッケージ間インタフ鳳−スのエラーのみを検出
することにより装置の信頼性を向上させている。

すなわち、この場合には制御信号の送出側のパッケージ
でパリティを生成し、受信側のパッケージでそのパリテ
ィをチエツクしてバヅゲージ間インタフェース部の障害
を検出している。ただし、この方法では制御信号主成部
自体の異常検出はできない。

このような従来のエラー検出方式では、故障率や金物量
およびコストなどの点から、データレジスタから読出さ
れたデータに対するパリティチエツク回路は設けられて
いるが、データレジスタへのセットデータを切換える切
換え回路の制御信号に対するエラー検出回路は設けられ
ていない。そのため、切換え回路の制御信号の不正によ
り誤ったデータが選択されてデータレジスタにセットさ
れても、制御信号の不正が原因で誤ったデータがデータ
レジスタにセットされたことを検出する手段がないとい
う問題がある。

また、制御信号がパッケージ間をまたぐような場合に、
パリティチエツクによってパッケージ間インダフェース
のエラーの検出は可能であるが、この制ｍ信号を生成す
る制御信号生成部の異常を検出することはできないとい
う問題がある。

さらに、切換え回路の制御信号の不正により誤ったデー
タがデータレジスタにセットされると、この誤ったデー
タのパリティが揃っているときにはデータレジスタから
のデータの読出し時に行われるパリティチエツクではそ
のエラーを検出することができない場合があり、すなわ
ちデータ化けを起こす可能性があるという問題がある。

このようなデータ化けの場合には、障害箇所の診断が非
常に置敷である。

ユＪ！とｌ似 本発明は上記のような従来のものの問題点を除去すべく
なされたもので、データ化は障害時などの障害箇所の診
断を容易に行うことができるエラー検出方式の提供を目
的とする。

九匪二■ス 本発明によるエラー検出方式は、複数のデータのうち一
つが選択制御信号に応じて選択されてレジスタに格納さ
れる情報処理装置のエラー検出方式であって、前記選択
制御信号の異常を検出する検出手段を有し、前記検出手
段により前記選択制御信号の異常が検出されたときに、
前記異常を前記レジスタにおけるパリティエラーとして
報告するようにしたことを特徴とする。

Ｋ１贋 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る０図において、本発明の一実施例は、切換え回路１と
、レジスタ２と、パリティチエツク回１３と、オアゲー
ト４と、ノットゲート５と、アンドゲート６と、制御信
号生成部７とにより構成されている。

通常動作時には、制御信号生成部７が条件信号１０３を
受付けると、選択制御信号１０４を生成して切換え回路
１に出力する。切換え回路１は制御信号生成部７からの
選択制御信号１０４の制御によりデータ１０１とデータ
１０２とを切換えてレジスタ２にセットデータ１０５と
して送出する。

切換え回路１には通常論理“０”の選択制御信号１０４
が入力されており、データ１０１がセットデータ１０５
としてレジスタ２に送出されているが、条件信号１０３
が論理“１”となったときにこれを契機として制御信号
生成部７で複数要因の論理がとられ、制御信号生成部７
からの選択制御信号１０４が論理“１”となることによ
って、切換え回路１では初めてデータ１０２が選択され
、データ１０２がセットデータ１０５としてレジスタ２
に送出される。

レジスタ２からの出力データ１０６はパリティチエツク
回路３によって異常の有無がチエツクされ、出力データ
１０６が正常であればパリティチエツク回路３からの出
力信号１０７は論理“０”であり、出力データ１０６に
異常があればパリティチエツク回路３からの出力信号１
０７は論理“１”となる。

パリティチエツク回１ｉ１８３からの出力信号１０７が
論理“１”となると、パリティエラー信号１１０として
論理“１”がオアゲート４を介して外部に出力され、パ
リティエラーの検出が報告される。

一方、上述の動作中に制御信号生成部７からの選択制御
信号１０４はノットゲート５で反転されて反転信号１０
８としてアンドゲート６に出力される。

アンドゲート６では条件信号１０３と反転信号１０８と
の論理積演算が行われ、その演算結果信号１０９がオア
ゲート４と外部とに出力される。

制御信号生成部７が正常に動作しているときには、この
制御信号生成部７の異常を報告するアンドゲート６から
の演算結果信号１０９には論理“０”が出力される。

次に、制御信号生成部７に異常が発生して選択制御信号
１０４が発行されない場合には、条件信号１０３として
論理“１”が制御信号生成部７に入力されているにもか
かわらず選択制御信号１０４が論理“１″とはならず、
ノットゲート５からの反転信号１０８が論理“１”とな
るのでアンドゲート６からの演算結果信号１０９には論
理“１”が出力されて制御信号生成部７の異常が表示さ
れる。

アンドゲート６からの演算結果信号１０９はオアゲート
４でパリティチエツク回路３からの出力信号１０７との
論理和がとられており、制御信号生成７の異常が検出さ
れた場合にはあたかもレジスタ２のパリティエラーとし
て報告される。

オアゲート４からのパリティエラー信号１１０が論理“
１”となったときには、アンドゲート６からの演算結果
信号１０９をみることによってレジスタ２の障害である
のか、制御信号生成部７の障害であるのかを判断するこ
とができる。

第２図は第１図の制御信号生成部７の具体例を示すブロ
ック図である。図において、制御信号生成部７に設けら
れ、装置内各レジスタ（図示せず）の初期設定を制御す
るリセット制御レジスタ７１と、リセット信号１１２を
保持するフリップフロップ８とが設けられ、切換え回路
１に初期設定データ１１１が入力されている以外は第１
図と同じ構成となっており、第１図と同じ構成部品には
同じ符号を付しである。

制御信号生成部７内部のリセット制御レジスタ７１はリ
セット信号１１２が論理“１″のときにリセットされる
。このとき、リセット制御レジスタ７１のとット０は論
理“０”となる。

リセット制御レジスタ７１のビット０が論理“０”とな
ったときに、このビット０の値が反転されて出力される
選択制御信号１０４は論理“１″となり、この選択制御
信号１０４により切換え回路１は初期設定データ１１１
を選択してレジスタ２に出力する。レジスタ２は切換え
回路１からの初期設定データ１１１がセットされること
により初期設定される。このレジスタ２からの出力デー
タ１０６のパリティチエツクは第１図に示した本発明の
一実施例と同様である。

フリップフロップ８から出力される条件信号１１３はリ
セット信号１１２と等価な信号であり、そのタイミング
としてはリセット制御レジスタ７１から出力される選択
制御信号１０４のタイミングに等しい。

すなわち、制御信号生成部７に論理“１”のリセット信
号１１２が入力されると選択制御信号１０４が出力され
、この選択制御信号１０４によって切換え回１ｉ’ｌｌ
が制御される。このとき、フリップフロップ８からの条
件信号１１３がアンドゲート６に出力されるのである。

したがって、アンドゲート６によってノットゲート５か
らの反転信号１０８とフリップフロップ８からの条件信
号１１３との論理積演算を行うことにより、制御信号生
成部７における異常の有無が検出される。

このように、制御信号生成部７からの選択制御信号１０
４がノットゲート５で反転された反転信号１０８と、条
件信号１０３，１１３とをアンドゲート６により論理積
演算して制御信号生成部７の異常の有無を検出し、異常
が検出されたときにはオアゲート４からパリティエラー
信号１１０として出力するようにすることによって、制
御信号生成部７に生じた異常を原因とするレジスタ２へ
の正常なデータセットの失敗を検出することができ、デ
ータ化は障害時などの障害箇所の診断を容易に行うこと
ができる。

九肌五豆Ａ 以上説明したように本発明によれば、レジスタに格納さ
れるデータを選択するための選択制御信号に異常が検出
されたとき、この異常をレジスタにおけるパリティエラ
ーとして報告するようにすることによって、データ化は
障害時などの障害箇所の診断を容易に行うことができる
という効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図の制御信号生成部の具体例を示すブロック図であ
る。 主要部分の符号の説明 １・・・・・・切換え回路　　　２・・・・・・レジス
タ４・・・・・・オアゲート ５・・・・・・ノットゲート ６・・・・・・アンドゲート ７・・・・・・制御信号生成部

Claims (1)

【特許請求の範囲】
1. （１）複数のデータのうち一つが選択制御信号に応じて
   選択されてレジスタに格納される情報処理装置のエラー
   検出方式であって、前記選択制御信号の異常を検出する
   検出手段を有し、前記検出手段により前記選択制御信号
   の異常が検出されたときに、前記異常を前記レジスタに
   おけるパリテイエラーとして報告するようにしたことを
   特徴とするエラー検出方式。