JPH012377A - フオトセンサ - Google Patents
フオトセンサInfo
- Publication number
- JPH012377A JPH012377A JP62-159123A JP15912387A JPH012377A JP H012377 A JPH012377 A JP H012377A JP 15912387 A JP15912387 A JP 15912387A JP H012377 A JPH012377 A JP H012377A
- Authority
- JP
- Japan
- Prior art keywords
- type semiconductor
- semiconductor layer
- pin photodiode
- photosensor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ９発明の概要
Ｃ１従来技術［第５図乃至第７図１
Ｄ０発明が解決しようとする問題点［第８図］Ｅ１問題
点を解決するための手段 Ｆ１作用 Ｇ、実施例［第１図乃至第４図コ Ｈ９発明の効果 （Ａ、産業上の利用分野） 本発明はフォトセンサ、特に絶縁基板上にＰ型半導体層
、真性半導体層及びＮ型半導体層をラテラルに配置して
なるＰＩＮフォトダイオードを形成したフォトセンサに
関する。
点を解決するための手段 Ｆ１作用 Ｇ、実施例［第１図乃至第４図コ Ｈ９発明の効果 （Ａ、産業上の利用分野） 本発明はフォトセンサ、特に絶縁基板上にＰ型半導体層
、真性半導体層及びＮ型半導体層をラテラルに配置して
なるＰＩＮフォトダイオードを形成したフォトセンサに
関する。
（Ｂ、発明の概要）
本発明は、上記フォトセンサにおいて、製造工程を徒ら
に増すことなくダイナミックレンシを広くするため、
− Ｐ型半導体層とＮ型半導体層とのうちの一方に一体に形
成された半導体層からなる電極と、他方の半導体層の表
面に絶縁層のコンタクトホールを通して接続され上記電
極上に絶縁層を介して積層された配線膜からなる電極と
によって構成されたキャパシタを設けてＰＩＮフォトダ
イオードの逆ハ・ｒアス容量の増大を図るようにしたも
のである。
に増すことなくダイナミックレンシを広くするため、
− Ｐ型半導体層とＮ型半導体層とのうちの一方に一体に形
成された半導体層からなる電極と、他方の半導体層の表
面に絶縁層のコンタクトホールを通して接続され上記電
極上に絶縁層を介して積層された配線膜からなる電極と
によって構成されたキャパシタを設けてＰＩＮフォトダ
イオードの逆ハ・ｒアス容量の増大を図るようにしたも
のである。
（Ｃ，従来技術）［第５図乃至第７図］フォトセンサと
して第５図に示すように、石英等からなる透明な絶縁基
板ａ上にＰ型半導体薄膜すとＮ型半導体薄膜Ｃとを適宜
離間して形成し、該半導体薄膜ｂ−ｃ間上にアモルファ
スの真性（１）半導体薄膜ｄを形成してラテラル型のＰ
ＩＮフォトダイオードＰＤを構成し、これを受光素子と
したものがある。第６図はＰＩＮフォトタ′イオートＰ
Ｄの等価回路図である。このＰＩＮフォトダイオードＰ
Ｄは第７図に示すようにＭ０ＳトランジスタＱと直列に
接続されて光検知回路を構成する。尚、図面において、
φはＭＯ３ｈラントランジスタイッチングするスイッチ
ングパルス、ＣＨはＰＩＮフォトグイオートＰＤの等価
逆バイアス容量である。
して第５図に示すように、石英等からなる透明な絶縁基
板ａ上にＰ型半導体薄膜すとＮ型半導体薄膜Ｃとを適宜
離間して形成し、該半導体薄膜ｂ−ｃ間上にアモルファ
スの真性（１）半導体薄膜ｄを形成してラテラル型のＰ
ＩＮフォトダイオードＰＤを構成し、これを受光素子と
したものがある。第６図はＰＩＮフォトタ′イオートＰ
Ｄの等価回路図である。このＰＩＮフォトダイオードＰ
Ｄは第７図に示すようにＭ０ＳトランジスタＱと直列に
接続されて光検知回路を構成する。尚、図面において、
φはＭＯ３ｈラントランジスタイッチングするスイッチ
ングパルス、ＣＨはＰＩＮフォトグイオートＰＤの等価
逆バイアス容量である。
ラテラル型のＰＩＮフォトダイオードＰＤは、Ｐ型半導
体薄膜、真性（Ｉ）アモルファス半導体薄膜、Ｎ型半導
体薄膜を積層したサンドイッチ構造のＰＩＮフォトダイ
オードに比較して製造プロセスが部用で、必要とするフ
ォトマスクのパターンも比較的簡単で済む。従フて、低
コスト化を図ることができる点で優れているといえる。
体薄膜、真性（Ｉ）アモルファス半導体薄膜、Ｎ型半導
体薄膜を積層したサンドイッチ構造のＰＩＮフォトダイ
オードに比較して製造プロセスが部用で、必要とするフ
ォトマスクのパターンも比較的簡単で済む。従フて、低
コスト化を図ることができる点で優れているといえる。
（Ｄ、発明が解決しようとする問題点）［第８図］
ところで、ラテラル型のＰＩＮフォトダイオードＰＤを
受光素子としたフォトセンサには、上述したように、製
造プロセスが簡単で、フォトマスクパターンも比較的簡
単で済むという利点があるが、その反面においてＰＩＮ
フォトダイオードＰＤの逆バイアス容ａ ＣＨが小さく
、そのためダイナミックレンジが小さく、信号保持特性
も悪いという問題があった。
受光素子としたフォトセンサには、上述したように、製
造プロセスが簡単で、フォトマスクパターンも比較的簡
単で済むという利点があるが、その反面においてＰＩＮ
フォトダイオードＰＤの逆バイアス容ａ ＣＨが小さく
、そのためダイナミックレンジが小さく、信号保持特性
も悪いという問題があった。
というのは、通常のサンドイッチ構造のＰＩＮフォトダ
イオードに比較してラテラル型のＰＩＮフォトダイオー
ドＰＤはその構造の違いから必然的に逆バイアス容量Ｃ
Ｈが例えば３分の１以下というように非常に小さくなる
。この点について第８図に従って詳しく説明する。
イオードに比較してラテラル型のＰＩＮフォトダイオー
ドＰＤはその構造の違いから必然的に逆バイアス容量Ｃ
Ｈが例えば３分の１以下というように非常に小さくなる
。この点について第８図に従って詳しく説明する。
第８図は第７図に示す光検知回路のダーク時の出力電圧
を示す特性図であり、スイッチングパルスφによってト
ランジスタＱをオンにした状態からトランジスタＱをオ
フに変化したときの光検知回路の出力電圧の変化を示す
（横軸は時間ｔ）。
を示す特性図であり、スイッチングパルスφによってト
ランジスタＱをオンにした状態からトランジスタＱをオ
フに変化したときの光検知回路の出力電圧の変化を示す
（横軸は時間ｔ）。
この図から明らかなように、ラテラルのＰＩＮフォトダ
イオードを受光素子として用いたフォトセンサの従来の
ものは、実線で示すようにスイッチングパルスφが立ち
下ると、電源電圧Ｖｖと略等しいレベルにあった出力電
圧Ｖｘはその電源電圧Ｖｖレベルから急速にアースレベ
ルに低下してしまう。そわに対してそのＰＩＮフォトダ
イオードと同程度のサイズのサンドイッチ構造のＰＩＮ
フォトダイオードの場合には破線で示すようにもっと緩
慢に出力電圧ｖｘが低下する。この違いはＰＩＮフォト
ダイオードの逆バイアス容−計の大きさの違いに起因す
るものであり、ラテラルのＰＩＮフォトダイオードの方
がサンドイッチ構造のＰＩＮフォトダイオードに比較し
て逆バイアス容量が小さいことの現われである。
イオードを受光素子として用いたフォトセンサの従来の
ものは、実線で示すようにスイッチングパルスφが立ち
下ると、電源電圧Ｖｖと略等しいレベルにあった出力電
圧Ｖｘはその電源電圧Ｖｖレベルから急速にアースレベ
ルに低下してしまう。そわに対してそのＰＩＮフォトダ
イオードと同程度のサイズのサンドイッチ構造のＰＩＮ
フォトダイオードの場合には破線で示すようにもっと緩
慢に出力電圧ｖｘが低下する。この違いはＰＩＮフォト
ダイオードの逆バイアス容−計の大きさの違いに起因す
るものであり、ラテラルのＰＩＮフォトダイオードの方
がサンドイッチ構造のＰＩＮフォトダイオードに比較し
て逆バイアス容量が小さいことの現われである。
そして、逆バイアス容量が小さいと、僅かな光電流で逆
バイアス容量ＣＨの端子電圧が最大値になる。換言すれ
ば、僅かな光電流で飽和し、ダイナミックレンジが小さ
くなる。そして、信号をある程度の時間保持する保持特
性も悪くなる。これはフォトセンサの特性として好まし
いものではなかフた。
バイアス容量ＣＨの端子電圧が最大値になる。換言すれ
ば、僅かな光電流で飽和し、ダイナミックレンジが小さ
くなる。そして、信号をある程度の時間保持する保持特
性も悪くなる。これはフォトセンサの特性として好まし
いものではなかフた。
本発明はこのような問題点を解法すぺ〈為されたもので
あり、ラテラルタイプのＰＩＮフォトダイオードを受光
素子とするフォトセンサのタイナミックレンジを広くし
、信号保持特性の向上を図ることを目的とする。
あり、ラテラルタイプのＰＩＮフォトダイオードを受光
素子とするフォトセンサのタイナミックレンジを広くし
、信号保持特性の向上を図ることを目的とする。
（Ｅ、問題点を解決するための手段）
本発明フォトセンサは上記問題点を解決するため、Ｐ型
半導体層とＮ型半導体層とのうちの一方に一体に形成さ
れた半導体層からなる電極と、他方の半導体層の表面に
絶縁層のコンタクトホールを通して接続され上記電極上
に絶縁層を介して積層された配線膜からなる電極とによ
って構成されたキャパシタを設けたことを特徴とする。
半導体層とＮ型半導体層とのうちの一方に一体に形成さ
れた半導体層からなる電極と、他方の半導体層の表面に
絶縁層のコンタクトホールを通して接続され上記電極上
に絶縁層を介して積層された配線膜からなる電極とによ
って構成されたキャパシタを設けたことを特徴とする。
（Ｆ、作用）
本発明フォトセンサによれば、Ｉ’ｌＮフォトダイオー
ドの逆バイアス容量にキャパシタが並列接続されている
ので逆バイアス容量がそのキャパシタによって実質的に
増え、ダイナミックレンジが広くなり、また光検知信号
保持特性が良くなる。
ドの逆バイアス容量にキャパシタが並列接続されている
ので逆バイアス容量がそのキャパシタによって実質的に
増え、ダイナミックレンジが広くなり、また光検知信号
保持特性が良くなる。
そして、上記キャパシタはその一方の電極がＰＩＮフォ
トダイオードを構成するＰ型半導体層とＮ型半導体層と
の一方と同じ工程で形成することができ、他方の電極が
他方の半導体層を電気的に取り出す配線膜と同じ工程で
形成することができる。従って、フォトセンサの製造工
程を増やすことなくキャパシタを形成することかでき、
コスト増を招くことなくダイナミックレンジの拡大等の
特性向上を図ることができる。
トダイオードを構成するＰ型半導体層とＮ型半導体層と
の一方と同じ工程で形成することができ、他方の電極が
他方の半導体層を電気的に取り出す配線膜と同じ工程で
形成することができる。従って、フォトセンサの製造工
程を増やすことなくキャパシタを形成することかでき、
コスト増を招くことなくダイナミックレンジの拡大等の
特性向上を図ることができる。
（Ｇ、実施例）［第１図乃至第４図］
以下、本発明フォトセンサを図示実施例に従って詳細に
説明する。
説明する。
第１図乃至第４図は本発明フォトセンサの一つの実施例
を示すのであり、第１図はフォトセンサの絶縁膜を除く
各層のパターンを示す平面図、第２図は第１図の２−２
線に沿う断面図、第３図は第１図の３−３線に沿う断面
図、第４図は光検知回路図である。
を示すのであり、第１図はフォトセンサの絶縁膜を除く
各層のパターンを示す平面図、第２図は第１図の２−２
線に沿う断面図、第３図は第１図の３−３線に沿う断面
図、第４図は光検知回路図である。
図面において、■は例えばガラス等からなる透明な絶縁
基板、２はＮチャンネルＭＯＳトランジスタＱのドレイ
ン、チャンネル及びソースを成す半導体薄膜で、２ｎ、
２ｎはドレイン、ソースを成すＮ型半導体領域、３はＭ
ＯＳトランジスタＱのゲート絶縁膜、４はシリコンゲー
ト電極、５は絶縁膜、６はソース電極取出し用窓部、７
はドレイン電極取出し用窓部、８は該窓部７を通してＭ
ｏＳトランジスタＱのドレイン２ｎに接続されたアルミ
ニウムからなる配線膜である。
基板、２はＮチャンネルＭＯＳトランジスタＱのドレイ
ン、チャンネル及びソースを成す半導体薄膜で、２ｎ、
２ｎはドレイン、ソースを成すＮ型半導体領域、３はＭ
ＯＳトランジスタＱのゲート絶縁膜、４はシリコンゲー
ト電極、５は絶縁膜、６はソース電極取出し用窓部、７
はドレイン電極取出し用窓部、８は該窓部７を通してＭ
ｏＳトランジスタＱのドレイン２ｎに接続されたアルミ
ニウムからなる配線膜である。
９はＰＩＮフォトダイオードＰＤを構成するＮ１型半導
体薄膜で、櫛形に形成されている。
体薄膜で、櫛形に形成されている。
１０は同じくＰゝ型半導体薄膜で、やはり櫛型に形成さ
れており、Ｎ＋型半導体薄膜９とＰ＋型半導体薄膜１０
とは互いにその一方の間の部分に他方が入り込み、両者
間に略一定の間隔が生じるような位置関係で設けられて
いる。このようにＮ＋型半導体薄膜９とＰ１型型半体薄
膜１０とを櫛型に形成して対向させるのは同じ占有面積
に対する対向面積の比を大きくして大きな光電流を得る
ことにより感度を大きくするためである。
れており、Ｎ＋型半導体薄膜９とＰ＋型半導体薄膜１０
とは互いにその一方の間の部分に他方が入り込み、両者
間に略一定の間隔が生じるような位置関係で設けられて
いる。このようにＮ＋型半導体薄膜９とＰ１型型半体薄
膜１０とを櫛型に形成して対向させるのは同じ占有面積
に対する対向面積の比を大きくして大きな光電流を得る
ことにより感度を大きくするためである。
１１はＮ＋型半導体薄膜９とＰ“型半導体薄膜１０との
間の部分上に形成されたアモルファスの真性（１）半導
体薄膜で、該真性（１）半導体薄膜１１、半導体薄膜９
及び１０によってＰＩＮフォトダイオードＰＤが構成さ
れる。１２はＰ＋型半導体薄膜１０と一体に形成された
Ｐ゛型半導体薄膜で、矩形状に形成されている。１３は
アルミニウムからなり上記配線膜８と同時に形成された
配線膜であり、上記コンタクトホール６を通じてＭｏＳ
トラジスタＱのソースに接続され、また別のコンタクト
ホール１４を通じてＮ３型半導体薄膜９の表面に接続さ
れており、そして、ＰＩＮフォトダイオードＰＤを迂回
して上記Ｐ＋型半導体薄膜１２上に絶縁膜５を介して積
層されている。この配線膜１３は上記迂回部分において
は細くされているが、半導体薄膜１２上方の部分におい
ては該薄１１ｉ １２と対向するように広く形成されて
いる。
間の部分上に形成されたアモルファスの真性（１）半導
体薄膜で、該真性（１）半導体薄膜１１、半導体薄膜９
及び１０によってＰＩＮフォトダイオードＰＤが構成さ
れる。１２はＰ＋型半導体薄膜１０と一体に形成された
Ｐ゛型半導体薄膜で、矩形状に形成されている。１３は
アルミニウムからなり上記配線膜８と同時に形成された
配線膜であり、上記コンタクトホール６を通じてＭｏＳ
トラジスタＱのソースに接続され、また別のコンタクト
ホール１４を通じてＮ３型半導体薄膜９の表面に接続さ
れており、そして、ＰＩＮフォトダイオードＰＤを迂回
して上記Ｐ＋型半導体薄膜１２上に絶縁膜５を介して積
層されている。この配線膜１３は上記迂回部分において
は細くされているが、半導体薄膜１２上方の部分におい
ては該薄１１ｉ １２と対向するように広く形成されて
いる。
しかして、Ｐ＋型半導体薄膜１２と、それと絶縁膜５を
介して対向する配線膜１３とによってキャパシタＣＰが
構成される。このキャパシタＣＰはＰＩＮフォトダイオ
ードＰＤにパラレルに接続されることになり、従って、
第４図に示すような光検知回路が構成されることになる
。
介して対向する配線膜１３とによってキャパシタＣＰが
構成される。このキャパシタＣＰはＰＩＮフォトダイオ
ードＰＤにパラレルに接続されることになり、従って、
第４図に示すような光検知回路が構成されることになる
。
即ち、ＰＩＮフォトタイオードＰＤ自身は固有の逆バイ
アス容量Ｃ□を有しているか、それに配線ＩＥ２１３と
Ｐ３型型半体薄ｉ１Ａ ｔ ２を電極とするキャパシタ
ＣＰがパラレルに接続されることになり、このキャパシ
タＣＰによってＰＩＮフォトダイオードＰＤに固有の逆
バイアス容量Ｃ，，の容量不足を補うことかできる。従
って、キャパシタＣＰの容量不足に起因したダイナミッ
クレンジ不足を解消し、また、信号保持特性を向上させ
ることができる。具体的には、キャパシタｃｐによって
ＰＩＮフォトダイオードＰＤの実効的逆バイアス容量を
サンドイッチ構造のＰＩＮフォトダイオードの実効的逆
バイアス容量並にすること（第８図破線参照）が容易に
なる。
アス容量Ｃ□を有しているか、それに配線ＩＥ２１３と
Ｐ３型型半体薄ｉ１Ａ ｔ ２を電極とするキャパシタ
ＣＰがパラレルに接続されることになり、このキャパシ
タＣＰによってＰＩＮフォトダイオードＰＤに固有の逆
バイアス容量Ｃ，，の容量不足を補うことかできる。従
って、キャパシタＣＰの容量不足に起因したダイナミッ
クレンジ不足を解消し、また、信号保持特性を向上させ
ることができる。具体的には、キャパシタｃｐによって
ＰＩＮフォトダイオードＰＤの実効的逆バイアス容量を
サンドイッチ構造のＰＩＮフォトダイオードの実効的逆
バイアス容量並にすること（第８図破線参照）が容易に
なる。
そして、キャパシタＣＰの一方の電極を成すＰ型ゝ半導
体薄膜１２はＰ１型型半体薄膜１０と一体に形成され、
キャパシタＣＰの他方の電極を成す配線膜１３は配線膜
８と同時に形成されており、キャパシタＣＰを形成する
ために特別の工程を設けることは必要としない。従って
、特別に工程を設けることなく、ダイナミックレンジの
拡大等特性の改善を図ることができる。
体薄膜１２はＰ１型型半体薄膜１０と一体に形成され、
キャパシタＣＰの他方の電極を成す配線膜１３は配線膜
８と同時に形成されており、キャパシタＣＰを形成する
ために特別の工程を設けることは必要としない。従って
、特別に工程を設けることなく、ダイナミックレンジの
拡大等特性の改善を図ることができる。
（Ｈ，発明の効果）
以上に述べたように、本発明フォトセンサは、絶縁基板
上にＰ型半導体層、真性半導体層及びＮ型半導体層をラ
テラルに配置してなるＰＩＮフォトダイオードを形成し
たフォトセンサにおいて、上記Ｎ型半導体層とＰ型半導
体層とのうちの一方と一体に形成された半導体層により
構成されたＴｉ極と、上記Ｎ型半導体層とＰ型半導体層
とのうちの他方の表面に絶縁膜の窓開部を通して接続さ
れ上記電極上に絶縁膜を介して積層された配線膜により
構成された電極と、からなるキャパシタを、上記絶縁基
板上の上記ＰＩＮフォトダイオードの近傍に設けたこと
を特徴とするものである。
上にＰ型半導体層、真性半導体層及びＮ型半導体層をラ
テラルに配置してなるＰＩＮフォトダイオードを形成し
たフォトセンサにおいて、上記Ｎ型半導体層とＰ型半導
体層とのうちの一方と一体に形成された半導体層により
構成されたＴｉ極と、上記Ｎ型半導体層とＰ型半導体層
とのうちの他方の表面に絶縁膜の窓開部を通して接続さ
れ上記電極上に絶縁膜を介して積層された配線膜により
構成された電極と、からなるキャパシタを、上記絶縁基
板上の上記ＰＩＮフォトダイオードの近傍に設けたこと
を特徴とするものである。
従って、本発明フォトセンサによれば、ＰＩＮフォトダ
イオードの逆バイアス容量にキャパシタが並列接続され
ているので逆バイアス容量がそのキャパシタによって実
質的に増え、ダイナミックレンジが広くなり、また光検
知信号保持特性が良くなる。
イオードの逆バイアス容量にキャパシタが並列接続され
ているので逆バイアス容量がそのキャパシタによって実
質的に増え、ダイナミックレンジが広くなり、また光検
知信号保持特性が良くなる。
そして、上記キャパシタはその一方の電極がＰＩＮフォ
トダイオードを構成するＰ型半導体層とＮｊｑ半導体層
との一方と同じ工程で形成することができ、他方の電極
が他方の半導体層を電気的に取り出す配線膜と同じ工程
で形成することができる。従って、フォトセンサの製造
工程を増やすことなくキャパシタを形成することができ
、コスト増を招くことなくダイナミックレンジの拡大等
の特性向上を図ることができる。
トダイオードを構成するＰ型半導体層とＮｊｑ半導体層
との一方と同じ工程で形成することができ、他方の電極
が他方の半導体層を電気的に取り出す配線膜と同じ工程
で形成することができる。従って、フォトセンサの製造
工程を増やすことなくキャパシタを形成することができ
、コスト増を招くことなくダイナミックレンジの拡大等
の特性向上を図ることができる。
第１図乃至第４図は本発明フォトセンサの一つの実施例
を説明するためのもので、第１図はフォ［センサの絶縁
膜を除く８膜のパターンを示す平面図、第２図はフォト
センサの断面構造を示すところの第１図の２−２線に沿
う断面図、第３図は同じく３−３線に沿う断面図、第４
図は光検知回路を示す回路図、第５図乃至第７図は従来
技術を示すもので、第５図はフォトセンサの断面図、第
６図は等価回路図、第７図は光検知回路図、第８図は発
明が解決しようとする問題点を説明するためのダーク時
の出力電圧を示す特性図である。 符号の説明 １・・・絶縁基板、５・・・絶縁膜、 ９・・・Ｎ型半導体層、 １０・・・Ｐ型半導体層、 １１・・・真性半導体層、 １２．１３・・・電極、 ＰＤ・・・ＰＩＮフォトダイオード、 Ｃｐ ・・・キャパシタ。 −。９品２ご へ−」 光検知回路図 第４図 崎 袂
を説明するためのもので、第１図はフォ［センサの絶縁
膜を除く８膜のパターンを示す平面図、第２図はフォト
センサの断面構造を示すところの第１図の２−２線に沿
う断面図、第３図は同じく３−３線に沿う断面図、第４
図は光検知回路を示す回路図、第５図乃至第７図は従来
技術を示すもので、第５図はフォトセンサの断面図、第
６図は等価回路図、第７図は光検知回路図、第８図は発
明が解決しようとする問題点を説明するためのダーク時
の出力電圧を示す特性図である。 符号の説明 １・・・絶縁基板、５・・・絶縁膜、 ９・・・Ｎ型半導体層、 １０・・・Ｐ型半導体層、 １１・・・真性半導体層、 １２．１３・・・電極、 ＰＤ・・・ＰＩＮフォトダイオード、 Ｃｐ ・・・キャパシタ。 −。９品２ご へ−」 光検知回路図 第４図 崎 袂
Claims (1)
- （１）絶縁基板上にＰ型半導体層、真性半導体層及びＮ
型半導体層をラテラルに配置してなるＰＩＮフォトダイ
オードを形成したフォトセンサにおいて、 上記Ｎ型半導体層とＰ型半導体層とのうちの一方と一体
に形成された半導体層により構成された電極と、上記Ｎ
型半導体層とＰ型半導体層とのうちの他方の表面に絶縁
膜の窓開部を通して接続され上記電極上に絶縁膜を介し
て積層された配線膜により構成された電極と、からなる
キャパシタを、上記絶縁基板上の上記ＰＩＮフォトダイ
オードの近傍に設けたことを特徴とするフォトセンサ
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62159123A JPS642377A (en) | 1987-06-25 | 1987-06-25 | Photosensor |
| US07/442,406 US4972252A (en) | 1987-06-25 | 1989-11-28 | Photosensor with a capacitor connected in parallel so as to increase the dynamic range and to improve the holding characteristics of the photosensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62159123A JPS642377A (en) | 1987-06-25 | 1987-06-25 | Photosensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH012377A true JPH012377A (ja) | 1989-01-06 |
| JPS642377A JPS642377A (en) | 1989-01-06 |
Family
ID=15686737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62159123A Pending JPS642377A (en) | 1987-06-25 | 1987-06-25 | Photosensor |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4972252A (ja) |
| JP (1) | JPS642377A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06314779A (ja) * | 1993-04-28 | 1994-11-08 | Nec Corp | イメージセンサ |
| US5629517A (en) * | 1995-04-17 | 1997-05-13 | Xerox Corporation | Sensor element array having overlapping detection zones |
| US7030551B2 (en) * | 2000-08-10 | 2006-04-18 | Semiconductor Energy Laboratory Co., Ltd. | Area sensor and display apparatus provided with an area sensor |
| US6980414B1 (en) | 2004-06-16 | 2005-12-27 | Marvell International, Ltd. | Capacitor structure in a semiconductor device |
| US8144115B2 (en) | 2006-03-17 | 2012-03-27 | Konicek Jeffrey C | Flat panel display screen operable for touch position determination system and methods |
| US7859526B2 (en) | 2006-05-01 | 2010-12-28 | Konicek Jeffrey C | Active matrix emissive display and optical scanner system, methods and applications |
| JP4232814B2 (ja) | 2006-11-14 | 2009-03-04 | 沖電気工業株式会社 | フォトダイオードおよびそれを備えたフォトｉｃ |
| US7709920B2 (en) * | 2006-11-14 | 2010-05-04 | Oki Semiconductor Co., Ltd. | Photodiode arrangement |
| JP4503060B2 (ja) | 2007-09-21 | 2010-07-14 | Ｏｋｉセミコンダクタ株式会社 | 紫外線センサ、紫外線センサの設定方法 |
| KR101588299B1 (ko) * | 2009-01-20 | 2016-01-25 | 삼성전자주식회사 | 수광량에 대한 실시간 모니터링이 가능한 4-Ｔｒ 타입의 ＡＦ 픽셀을 이용한 ＡＦ 모듈 및 이를 적용한 촬영장치 |
| CN102725961B (zh) * | 2010-01-15 | 2017-10-13 | 株式会社半导体能源研究所 | 半导体器件和电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4717946A (en) * | 1983-04-20 | 1988-01-05 | Applied Solar Energy Corporation | Thin line junction photodiode |
| EP0162307A3 (en) * | 1984-04-24 | 1988-07-27 | Hitachi, Ltd. | Image sensor and method of manufacturing same |
-
1987
- 1987-06-25 JP JP62159123A patent/JPS642377A/ja active Pending
-
1989
- 1989-11-28 US US07/442,406 patent/US4972252A/en not_active Expired - Fee Related
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2967126B2 (ja) | 平板型光弁基板用半導体集積回路装置 | |
| EP0617309B1 (en) | Active matrix panel | |
| JPH07176781A (ja) | 光電変換素子 | |
| JPS617663A (ja) | デイプレツシヨン型薄膜半導体光検知器 | |
| JPH012377A (ja) | フオトセンサ | |
| US4972252A (en) | Photosensor with a capacitor connected in parallel so as to increase the dynamic range and to improve the holding characteristics of the photosensor | |
| KR970004849B1 (ko) | 포토센서 | |
| JPH0416948B2 (ja) | ||
| JPH012376A (ja) | フオトセンサ | |
| JP3018669B2 (ja) | 半導体センサ | |
| JPH0629567A (ja) | 受光回路 | |
| JPS59163860A (ja) | 固体撮像素子 | |
| JPS6177375A (ja) | カラ−センサ | |
| JPS6255960A (ja) | 固体撮像装置 | |
| JPH02183577A (ja) | 半導体リレー装置 | |
| JPS59126666A (ja) | 固体イメ−ジセンサ | |
| JPS6189661A (ja) | イメ−ジセンサの製造方法 | |
| JPS6051274B2 (ja) | イメ−ジセンサ | |
| JPH02102573A (ja) | 密着形イメージセンサ | |
| JPS61208258A (ja) | 視覚センサ | |
| JPS61280659A (ja) | 密着形イメ−ジセンサ− | |
| JPS61253860A (ja) | 固体撮像装置 | |
| JP2000340777A (ja) | 受光素子およびその製造方法 | |
| JPS63226063A (ja) | 光電変換装置 | |
| JPH0459828B2 (ja) |