JPH01238028A - 基板へのｗｓｉウエハまたはｉｃチップ取付構造 - Google Patents
基板へのｗｓｉウエハまたはｉｃチップ取付構造Info
- Publication number
- JPH01238028A JPH01238028A JP63063257A JP6325788A JPH01238028A JP H01238028 A JPH01238028 A JP H01238028A JP 63063257 A JP63063257 A JP 63063257A JP 6325788 A JP6325788 A JP 6325788A JP H01238028 A JPH01238028 A JP H01238028A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- bonding
- wsi
- substrate
- stress
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
Landscapes
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、基板上にＷＳｉまたはＩＣチップを取り付け
るダイボンディング構造に係り、特に熱ストレスによる
チップの割れ、またはチップと基板の界面接着の破壊等
の破壊を防止するのに好適なダイボンディング構造に関
する。
るダイボンディング構造に係り、特に熱ストレスによる
チップの割れ、またはチップと基板の界面接着の破壊等
の破壊を防止するのに好適なダイボンディング構造に関
する。
基板上にＷＳＩまたはＩＣチップを接着するダイボンド
構造は、従来より種々の提案がなされている。例えば英
国特許公開Ｎｏ、０Ｂ２１７３９４６Ａに記載のように
両面粘着テープによりダイボンドする構造ｆ、公知のＩ
Ｃチップのダイボンド構造として、接着または接合材と
してＡＵ−８ｉ、ハンダ、Ａｇエポキシ樹脂、Ａｇポリ
イミド樹脂、ガラスなどを使ったダイボンド技術が知ら
れている。
構造は、従来より種々の提案がなされている。例えば英
国特許公開Ｎｏ、０Ｂ２１７３９４６Ａに記載のように
両面粘着テープによりダイボンドする構造ｆ、公知のＩ
Ｃチップのダイボンド構造として、接着または接合材と
してＡＵ−８ｉ、ハンダ、Ａｇエポキシ樹脂、Ａｇポリ
イミド樹脂、ガラスなどを使ったダイボンド技術が知ら
れている。
上記従来技術は、ＷＳＩ等の大面積ＩＣチップを、ＩＣ
チップと膨張係数の違う基板に接着固定した場合、熱ス
トレスにより発生する熱応力や、全面接着の為接着面に
気泡が出来ｆすく、気泡による未接着部により発生する
接着部の応力ひず鼻が要因となって生ずるＩＣチップの
割れや、接着界面の剥離などの破壊に対して考慮されて
おらず問題であった。
チップと膨張係数の違う基板に接着固定した場合、熱ス
トレスにより発生する熱応力や、全面接着の為接着面に
気泡が出来ｆすく、気泡による未接着部により発生する
接着部の応力ひず鼻が要因となって生ずるＩＣチップの
割れや、接着界面の剥離などの破壊に対して考慮されて
おらず問題であった。
本発明の目的は、上記チップクラック等の原因となる熱
応力の影響を回避することにある。
応力の影響を回避することにある。
〔課題を解決するための手段ｊ
上記目的は、チップと基板の間に応力緩衝材をはさんで
接着する構造とすること、および接着面は全面接着とは
せず多点接着にすることにより、達成されろ。
接着する構造とすること、および接着面は全面接着とは
せず多点接着にすることにより、達成されろ。
基板とチップ間にはさんだ緩衝材は熱ストレスにより発
生する熱応力を吸収し接着を多点にする事で、接着面に
気泡が出来ずらぐなり均等に応力分散することができる
。それによってチップクラック等の原因となる熱応力の
影響を回避することができる。
生する熱応力を吸収し接着を多点にする事で、接着面に
気泡が出来ずらぐなり均等に応力分散することができる
。それによってチップクラック等の原因となる熱応力の
影響を回避することができる。
〔実施例Ｊ
以下、本発明の一実施例を第１図、第２図により説明す
る。
る。
第１図に、本発明によるＩＣチップまたはＷＳエウェハ
を基板に取り付ける構造の断面図を示す。
を基板に取り付ける構造の断面図を示す。
ＷＳＩまたはＩＣチップ１とガラスエポキシ基板４の間
に発泡ブチルゴム等の緩衝材２をはさんでエポキシ系接
着剤３を用いて接着する構造になっている。
に発泡ブチルゴム等の緩衝材２をはさんでエポキシ系接
着剤３を用いて接着する構造になっている。
第２図に、エポキシ系接着剤３の接着面の上面図を示す
。図に示す如く接着剤３を多点にかつ各接着点を接着面
に均等な位置関係をもって分布させ塗布させる構造にな
っている。
。図に示す如く接着剤３を多点にかつ各接着点を接着面
に均等な位置関係をもって分布させ塗布させる構造にな
っている。
以上の構造にすることで基板４とＷＳＩまたはＩＣチッ
プ１の関の熱応力は多点接着で均等に分散され緩衝材２
に吸収される。また接着面が多点接着であるため、従来
の全面接着に比べ接着点の面積が小さいため気泡が出来
る確立が低く、かつ多点である為気泡による応力ひずみ
は生じない。
プ１の関の熱応力は多点接着で均等に分散され緩衝材２
に吸収される。また接着面が多点接着であるため、従来
の全面接着に比べ接着点の面積が小さいため気泡が出来
る確立が低く、かつ多点である為気泡による応力ひずみ
は生じない。
本実施例によればチップクラック等の原因となる熱応力
の影響を回避することができる。
の影響を回避することができる。
本発明によれば、熱ストレス起因による基板とＩＣま１
こはＷＳＩチップ間に生じる熱応力を均等分散し吸収で
きるので、チップクラック等の破壊を回避することがで
きろ。
こはＷＳＩチップ間に生じる熱応力を均等分散し吸収で
きるので、チップクラック等の破壊を回避することがで
きろ。
第１図は、本発明の一実施例のＩＣチップまたはＷＳＩ
ウェハな基板に取り付ける構造の縦断面図、第２図は第
１図のｉ−Ｉ線または■−■線断面図である。 １・・・ＩＣチップ又はＷ８Ｉウェハ ２・・・緩衝材 ３・・・エポキシ系接着剤 ４・・・ガラスエポキシ基板 ５・・・ボンディングワイヤ ６・・・基板配線。 莞ｌの Ｘ４ ／−−−ＩＣｆ−ｉプ呑「こ（＠ Ｚ−櫻一伸
１材 ３−件看牟１第２圀
ウェハな基板に取り付ける構造の縦断面図、第２図は第
１図のｉ−Ｉ線または■−■線断面図である。 １・・・ＩＣチップ又はＷ８Ｉウェハ ２・・・緩衝材 ３・・・エポキシ系接着剤 ４・・・ガラスエポキシ基板 ５・・・ボンディングワイヤ ６・・・基板配線。 莞ｌの Ｘ４ ／−−−ＩＣｆ−ｉプ呑「こ（＠ Ｚ−櫻一伸
１材 ３−件看牟１第２圀
Claims (1)
- １、ＷＳＩ（ＷａｆｅｒＳｃａｌｅＩｎｔｅｇｒａｔｉ
ｏｎ）ウェハまたはＩＣチップと基板の間に応力緩衝材
をはさんで接着する取り付け構造において応力緩衝材を
設けたことを特徴とする基板へのＷＳＩウェハまたはＩ
Ｃチップ取付構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063257A JPH01238028A (ja) | 1988-03-18 | 1988-03-18 | 基板へのｗｓｉウエハまたはｉｃチップ取付構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63063257A JPH01238028A (ja) | 1988-03-18 | 1988-03-18 | 基板へのｗｓｉウエハまたはｉｃチップ取付構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01238028A true JPH01238028A (ja) | 1989-09-22 |
Family
ID=13224029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63063257A Pending JPH01238028A (ja) | 1988-03-18 | 1988-03-18 | 基板へのｗｓｉウエハまたはｉｃチップ取付構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01238028A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09502076A (ja) * | 1993-07-16 | 1997-02-25 | イー グレゴリー、ウィリアム | 鉛蓄電池再生器／トリクル充電器 |
| JP2022158528A (ja) * | 2021-04-02 | 2022-10-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
1988
- 1988-03-18 JP JP63063257A patent/JPH01238028A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09502076A (ja) * | 1993-07-16 | 1997-02-25 | イー グレゴリー、ウィリアム | 鉛蓄電池再生器／トリクル充電器 |
| JP2022158528A (ja) * | 2021-04-02 | 2022-10-17 | 株式会社デンソー | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6917107B2 (en) | Board-on-chip packages | |
| US6664643B2 (en) | Semiconductor device and method for manufacturing the same | |
| WO1991005368A1 (en) | Die attach structure and method | |
| JP2973792B2 (ja) | 樹脂封止形半導体装置 | |
| JPH01238028A (ja) | 基板へのｗｓｉウエハまたはｉｃチップ取付構造 | |
| JPH0344040A (ja) | 半導体装置及びその製造方法 | |
| JP3303825B2 (ja) | 半導体装置の製造方法 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| JPH0330344A (ja) | 半導体装置及びその製造方法 | |
| JPH03280452A (ja) | 半導体装置 | |
| JPS63248155A (ja) | 半導体装置 | |
| JPS63181436A (ja) | 回路装置 | |
| KR940000746B1 (ko) | 반도체장치의 칩 본딩방법 | |
| JPH02144946A (ja) | 半導体装置 | |
| JPH0669075B2 (ja) | 半導体装置 | |
| JP3215851B2 (ja) | 樹脂封止型半導体装置およびその製造法 | |
| JP3018225B2 (ja) | 半導体装置 | |
| JPH07183339A (ja) | 電子部品実装基板および電子部品実装方法 | |
| JPH04165661A (ja) | 樹脂封止型半導体装置 | |
| JPH09116076A (ja) | リードフレーム及び半導体装置 | |
| JP2845846B2 (ja) | 樹脂封止型半導体装置 | |
| JPH05144866A (ja) | 半導体チツプの実装構造 | |
| JP2956670B2 (ja) | 半導体装置および半導体装置用リードフレーム | |
| JP2516704B2 (ja) | 複合リ―ドフレ―ム | |
| JPS63302527A (ja) | 半導体装置 |