JPH01238032A - 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 - Google Patents

電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置

Info

Publication number
JPH01238032A
JPH01238032A JP63063201A JP6320188A JPH01238032A JP H01238032 A JPH01238032 A JP H01238032A JP 63063201 A JP63063201 A JP 63063201A JP 6320188 A JP6320188 A JP 6320188A JP H01238032 A JPH01238032 A JP H01238032A
Authority
JP
Japan
Prior art keywords
copper
electrode
layer
metal
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63063201A
Other languages
English (en)
Other versions
JPH077783B2 (ja
Inventor
Yoshio Shimizu
義男 清水
Masaharu Kotani
小谷　正治
Masaji Kawaguchi
川口　正次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63063201A priority Critical patent/JPH077783B2/ja
Priority to US07/322,488 priority patent/US5235212A/en
Publication of JPH01238032A publication Critical patent/JPH01238032A/ja
Publication of JPH077783B2 publication Critical patent/JPH077783B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4473—Conductive organic materials, e.g. conductive adhesives or conductive inks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525—Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/981—Auxiliary members, e.g. spacers
    • H10W72/983—Reinforcing structures, e.g. collars
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は銅もしくは銅合金製金属細線を電気的接続部に
配置する半導体装Ｉ６に係わり、特にこの接続部の品質
安定化を図って信頼性を向上するものである。
（従来の技術） 半導体装置の製造は半導体基板に回路もしくはデバイス
等の機能素子を造込む前処理工程と、この半導体基板を
リードフレーム等に組立てる組立工程に大別される。
この組立工程としてはリードフレームを利用する方式が
集積回路及び個別半導体素子を問わず利用され主流とな
っている。
一方、量産技術の進歩によって集積度が飛躍的に向上し
た半導体素子では、各種の工程を自動化して最もゴミが
出易いマニュアル操作を除去する対策を施しており、組
立工程等では複数の工程に必要な製造装置を組合わせた
一体機も利用している。
この組合工程は各種工程により構成されるが、本発明に
関係するボンデインク即ち熱圧着技術とこれに引続いて
実施する樹脂封止技術について第２図面の簡単な説明す
る。
リードフレームとしては色々のタイプが利用されている
が、集積回路等のように多ピンタイプではほぼ直方体に
形成した中空の金属製枠体の複数個を連続して形成し、
単位体を構成する各枠体を起点とし求心方向に向う複数
のリード端子を形成するのが一般的である。第２図に示
すようにこのリード端子（図示せず）の一端には径大な
ベツド部５０を設置し、常法により半導体素子を造込ん
だ半導体素子５１を公知のマウンターによってマウント
する。
ところでこの半導体基板５１に造込んだ半導体素子では
機能素子を構成する不純物領域に隣接して形成する電極
５２と、他のリード端子間に金属細線５３を張架して電
気的な接続を図るが、これにいわゆるボンディング即ち
熱圧着法を利用する。
この熱圧着法には超音波熱圧着ボンディング法が専ら適
用されており、しかも金細線が一般的に利用されている
。しかし、経済的な観点からアルミニュウム細線も品種
によっては採用されており、更に銅もしくは銅合金も半
導体基板に形成する電極の構成材料であるアルミニュウ
ムもしくはアルミニュウム合金、銅もしくは銅合金間に
ボンダビリティ（Ｂｏｎｄａｂｉｌｉｔｙ）が存在する
事実を基に開発が進められている。
ところで、苛酷な価格競争にさらされている半導体素子
ではご多分に漏れず、安価でしかも優れた特性を発揮す
る製品が求められており、高価な金細線に代えて銅もし
くは銅合金を適用する気運が高まっている。
前述のようにリードフレームを利用する組立工程では引
続いて実施する樹脂封止工程における溶融樹脂の流れに
対する配慮からも一定の高さを持つループからなる金属
細線５３が超音波を利用する熱圧着法により形成される
。
前述の熱圧着工程を施す電極材料には純Ａ１１）。
ＡＱ−３ｉ、ＡＱ−Ｃｕ／ＡＱ−３ｉ−Ｃｕ、ＡＱ−３
ｉ−Ｃｕが通常使用するが、構成する金属の種類及びそ
の形成条件等によりその硬度は変化するのに対して規格
化されていないのが実状である。
超音波熱圧着法によりループを持った金属細線５３を形
成する方法の１つには、いわゆる素子上ボンディングが
知られている。即ち機能素子を構成するために形成する
不純物領域に隣接して形成する電極に金属細線を熱圧着
する手法であり、歪みやクラックが電極に生じる頻度が
大きいのであまり実施されていない。
これに対して第２図に明らかなように半導体基板５１表
面に被覆した絶縁物層５４に開口を設置し。
ここに形成する電極５２に接続した配線層５５を半導体
基板の端部付近の絶縁物層表面まで延長して終端とし、
ここにいわゆるポンディングパッドを形成する方法が通
常である。従ってこの方法ではこの絶縁物層５４が熱圧
着時のバッファ層としての機能を果たすことになる。し
かもこの熱圧着ボンディングはいわゆる第１ボンデイン
グ（Ｆｉｒｓｔ　Ｂｏｎｄｉｎｇ）であり、テイルレス
・ボンディング（Ｔａｉｌｅ　１ｅｓｓ　Ｂｏｎｄｉｎ
ｇ）とは相違する。
（発明が解決しようとする課題） 前述のように超音波を利用する熱圧着法に適用する金属
細線には、銅もしくは銅合金を主成分とした材料が検討
から実用化段階に入っているが、金細線に比較して硬度
が大きいため熱圧着時には荷重ならびに超音波出力を大
きくする必要がある。
このために金属細線が熱圧着される電極に隣接して配置
する絶縁物層にこの荷重が加わって歪みやマイクロクラ
ック（亀裂）が生じる頻度が大きくなり、半導体素子も
しくは半導体装置の信頼性が損なう恐れがある。
この対策としては、イ、金属電極の厚さを大きくする。
口、金属電極の硬度を増す。ハ、金属細線の純度を上げ
ることによってその硬度を下げる等が提案されている。
しかし、いずれも完全と言えず、金細線を超音波熱圧着
する条件に比べて狭い条件（荷重、超音波出力等）の下
で熱圧着せざるを得ないのが実状である。
本発明は上記欠点を除去する新規な銅もしくは銅合金製
金属細線を接続部とした半導体装置を提供し、特に熱圧
着時の制約条件を解放しかつ半導体素子の特性劣化を防
止してその信頼性を向上するも゛のである。
〔発明の構成〕
（課題を解決するための手段） この目的を達成するのに本発明では半導体装置にヌープ
硬度４０以上の金属で構成して設置する電極に近接して
緩衝層を配置し、この電極金属に銅もしくは銅合金から
なる金属Ａ１１ｌ線を熱圧着して固定する手法を採用す
る。
（作　用） この発明の背景としては、半導体基板表面に形成する絶
縁物層と電極の間に緩衝層を設置αすると、この電極を
構成する金属の硬度により絶縁物層へのダメージの発生
率が変化する事実に立脚している。
即ち、金属電極に隣接して硬くて緻密な緩衝層を設置す
るとダメージが発生し難くなるが熱圧着条件範囲を広げ
ていくと特定の条件範囲からこの緩衝層と絶縁物層にダ
メージが発生する。この金属電極のヌープ硬度を変化さ
せて４０以上になると非常に苛酷な熱圧着条件でもダメ
ージは発生しなくなるとの、新規な知見を基に本発明は
完成したものである。この緩衝層としては銅もしくは銅
合金からなる金属細線より硬くかつ半導体素子として悪
影響を与えない材料として窒化けい素と金属バナジュウ
ムが選定されるが、この緩衝層の設置、”１“位置とし
ては、不純物領域に隣接して形成する電画に連続して、
あるいは両者間に他の材料で構成する絶縁物層に隣接し
て設置しても差支えない。
と言うのは、この電極に連続して形成する絶縁物層にた
とえクラックが発生しても緩衝層が保護層として機能す
るためである。
以下にボンディング条件／電極硬度／緩衡層材料／ダメ
ージ発生率の関係を第１表として示す。
〔以下余白〕
この表から明らかなように電極用金属の硬度を大きくす
るだけでも効果はあるが、これに緩衝層を付加すると完
全になることが示されている。なお電極用金属の硬度を
大きくするには合金を利用する等の手段がある。
なお電極用金属のヌープ硬度を４０以上としたのはこの
数値より小さく形成すると、緩衝層を設置しても絶縁物
層に亀裂（マイクロクラック）が発生する事実を１みに
限定する根拠とするものである。
（実施例） 本発明に係わり、封止工程前の半導体素子の要部を示す
第１図により実施例を詳細に説明するが、従来技術と重
複する記載があるものの新しい番号を付けて記述する。
集積回路素子用として多ピン用リードフレームとしてい
わゆるＤＩＰ型もしくは混合型を利用するがその概略を
示すと、はぼ直方体に形成した中空の金ｊｒＣ製枠体の
複数を連続させてリードフレームを構成し、この単位体
となる各金属製枠体を起点とする求心方向にリード端子
を形成する。この中の一本に設置する径大なベツド部１
には半導体基板２を常法に従ってマウント後、半導体基
板２に形成した電極３にボールボンディング技術による
超音波熱圧着工程を施す。
この半導体基板２はシリコンからなりその表面には公知
の熱酸化法により絶縁物層４を被覆するが、図には示し
ていないが半導体基板２の所定の位置には不純物を導入
してＰ　Ｎ接合を形成する領域等を設置して機能素子と
して稼働可能な状態とするのは勿論である。
この不純物領域には常法通りＡｆｌ、１−３ｉ、ＡＱ−
Ｃｏ／ＡＱ−５ｉ−Ｃｕ　、　ＡＱ−５ｉ−Ｃｕの中の
一種類で構成する電極３を隣接して設置し、更に同種類
の材料からなる配線層６を半導体基板１端部に積層して
配置する絶縁物層４表面まで延長する。
この配線層６の端部にはいわゆるボンディング・パッド
を約１００μｍスクエア（Ｓｑｕａｒｅ）厚さ約１〜２
．５μｍに形成し、更に複数個を設置する場合は間隔を
最低８０μｍ程度に維持し、ここに熱圧着工程により銅
もしくは銅合金からなる金属細線７を接続するが、本発
明では便宜上電極３に熱圧着工程を実施するように記載
する。
ボンディング・パッド即ち電極３と絶縁物層４の中間に
は銅もしくは銅合金からなる金属細線７より硬度が大き
い緩衝層８として窒化けい素層あるいは金属バナジュウ
ム層を形成する。
この窒化けい素層は化学量論比が正確なＳｉ、　Ｎ４だ
けで構成する例の他に、多少化学斌論比が多少ずれたも
の、更にはオキシ塩である５ｉＯＮも適用可能である。
この緩衝層８は前述のように電極３に隣接連続して形成
する例だけでなく、絶縁物層４に窒化けい素層や金属バ
ナジュウム層を設置後他の絶縁物層を積層しここに電極
５を形成する例も適用可能である。この例は窒化けい素
層を多層配線の層間絶縁膜として利用する場合である。
一方、電極３に適用する材料は前述のようにＡＱもしく
はＡｆ１合金であり、前述のようにスパッタリング法も
しくは真空蒸着法により所定の位置は堆積するのに、堆
積用基板温度を上げたり、合金を利用してヌープ硬度を
４０以上とする。
ところで電極３と金属細線７間を電気的に接続する超音
波熱圧着工程は前述のように不活性雰囲気下における超
音波を利用するボール・ボンディング法を適用しており
、更に銅もしくは銅合金からなる金属細線７は電気トー
チによりボールを形成する手法を採用した。
このような熱圧着法を施した半導体素子にはその頂面の
ファイナル・パッシベーション（ＦｉｎａｌＰａｓｓｉ
ｖａｔｉｏｎ）層９を被覆後、トランスファモールド法
による樹脂封止工程を施して半導体装置を完成する。
〔発明の効果〕
以上説明したように金細線に代えて銅もしくは銅合金製
金属細線を熱圧着用に適用してコストダウンを図ってお
り、更にこの軟質金属細線を熱圧着する電極のヌープ硬
度は特定の数値に保持し、しかもこの電極に対向する位
置により緻密で硬い緩衝層を配置したので、半導体基板
表面を被覆する絶縁物層での亀裂発生を防止できたので
、完成した半導体装置の信頼性を向上するものである。
より詳しく説明すると、硬い電極及びこの電極に対向す
る位置に緩衝層を配置することにより、この熱圧着条件
は従来より広範囲とすることができるので絶縁物層等に
おける微少な亀裂が生じる頻度を著しく減少することが
できる。
本発明では不純物領域に隣接しかつ連続して形成する電
極、正確にはボンディング・パラ１への硬度は前述の特
定値に維持しているので、熱圧着工程時における加圧に
よりその金属が飛出す現象が防止できる２次的な効果も
発揮される。
【図面の簡単な説明】
第１図は本発明に係わる半導体素子の概略を示す断面図
、第２図は従来の半導体素子の主要部を示す断面図であ
る。

Claims (1)

    【特許請求の範囲】
  1. 　半導体基板にヌープ硬度４０以上の金属で構成して設
    置する電極に対向するこの半導体基板との中間に緩衝層
    を配置し、この電極用金属に銅もしくは銅合金からなる
    金属細線を熱圧着して固定することを特徴とする電気的
    接続部に銅もしくは銅合金製金属細線を配置する半導体
    装置。
JP63063201A 1988-03-18 1988-03-18 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置 Expired - Lifetime JPH077783B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63063201A JPH077783B2 (ja) 1988-03-18 1988-03-18 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
US07/322,488 US5235212A (en) 1988-03-18 1989-03-13 Semiconductor device having a mechanical buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63063201A JPH077783B2 (ja) 1988-03-18 1988-03-18 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置

Publications (2)

Publication Number Publication Date
JPH01238032A true JPH01238032A (ja) 1989-09-22
JPH077783B2 JPH077783B2 (ja) 1995-01-30

Family

ID=13222357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63063201A Expired - Lifetime JPH077783B2 (ja) 1988-03-18 1988-03-18 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置

Country Status (2)

Country Link
US (1) US5235212A (ja)
JP (1) JPH077783B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258286A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557148A (en) * 1993-03-30 1996-09-17 Tribotech Hermetically sealed semiconductor device
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
US5661082A (en) * 1995-01-20 1997-08-26 Motorola, Inc. Process for forming a semiconductor device having a bond pad
US5659201A (en) * 1995-06-05 1997-08-19 Advanced Micro Devices, Inc. High conductivity interconnection line
US5883416A (en) * 1997-01-31 1999-03-16 Megamos Corporation Gate-contact structure to prevent contact metal penetration through gate layer without affecting breakdown voltage
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6093894A (en) 1997-05-06 2000-07-25 International Business Machines Corporation Multiconductor bonded connection assembly with direct thermal compression bonding through a base layer
JPH11261010A (ja) * 1998-03-13 1999-09-24 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6600215B1 (en) 1998-04-02 2003-07-29 Micron Technology, Inc. Method and apparatus for coupling a semiconductor die to die terminals
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
TW445616B (en) * 1998-12-04 2001-07-11 Koninkl Philips Electronics Nv An integrated circuit device
US6372621B1 (en) * 1999-04-19 2002-04-16 United Microelectronics Corp. Method of forming a bonding pad on a semiconductor chip
US6544880B1 (en) * 1999-06-14 2003-04-08 Micron Technology, Inc. Method of improving copper interconnects of semiconductor devices for bonding
US7073702B2 (en) * 2003-10-17 2006-07-11 International Business Machines Corporation Self-locking wire bond structure and method of making the same
US7495335B2 (en) * 2005-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of reducing process steps in metal line protective structure formation
US8436251B2 (en) * 2009-07-08 2013-05-07 Medtronic, Inc. Ribbon connecting electrical components
US9437574B2 (en) 2013-09-30 2016-09-06 Freescale Semiconductor, Inc. Electronic component package and method for forming same
US9515034B2 (en) 2014-01-03 2016-12-06 Freescale Semiconductor, Inc. Bond pad having a trench and method for forming
US9111755B1 (en) 2014-04-25 2015-08-18 Freescale Semiconductor, Inc. Bond pad and passivation layer having a gap and method for forming
DE112016001142B4 (de) * 2015-03-10 2020-01-16 Mitsubishi Electric Corporation Leistungs-Halbleitervorrichtung
JP6607771B2 (ja) * 2015-12-03 2019-11-20 ローム株式会社 半導体装置
CN114400188B (zh) * 2022-01-14 2026-03-27 南方科技大学 一种封装结构及其制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5232270A (en) * 1975-09-05 1977-03-11 Hitachi Ltd Passivation film formaion by sputtering
JPS54128280A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Resin-sealed semiconductor device
JPS56150830A (en) * 1980-04-25 1981-11-21 Hitachi Ltd Semiconductor device
JPS57106138A (en) * 1980-12-24 1982-07-01 Hitachi Ltd Semiconductor device
JPS57145343A (en) * 1981-03-03 1982-09-08 Nec Corp Semiconductor device
JPS57155740A (en) * 1981-03-20 1982-09-25 Fujitsu Ltd Semiconductor device
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
JPS593978A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
JPS5955037A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置
JPS59124765A (ja) * 1982-12-29 1984-07-18 Fujitsu Ltd 半導体装置
JPS59188153A (ja) * 1983-04-08 1984-10-25 Hitachi Ltd 多層配線を有する電子回路装置の製造方法
JPS6030153A (ja) * 1983-07-28 1985-02-15 Toshiba Corp 半導体装置
JPS6045049A (ja) * 1983-08-23 1985-03-11 Toshiba Corp 半導体装置
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JPS60234352A (ja) * 1984-05-07 1985-11-21 Hitachi Ltd 半導体装置
JPS6119159A (ja) * 1984-07-05 1986-01-28 Nec Corp 半導体装置
US4622576A (en) * 1984-10-22 1986-11-11 National Semiconductor Corporation Conductive non-metallic self-passivating non-corrodable IC bonding pads
JPS6232636A (ja) * 1985-08-05 1987-02-12 Nec Corp 半導体装置
JPS6362240A (ja) * 1986-09-02 1988-03-18 Nec Corp 多層セラミツク配線基板
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
JP2776826B2 (ja) * 1988-04-15 1998-07-16 株式会社日立製作所 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258286A (ja) * 2009-04-27 2010-11-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2014187073A (ja) * 2013-03-21 2014-10-02 Renesas Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5235212A (en) 1993-08-10
JPH077783B2 (ja) 1995-01-30

Similar Documents

Publication Publication Date Title
JPH01238032A (ja) 電気的接続部に銅もしくは銅合金製金属細線を配置する半導体装置
US4463059A (en) Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding
US3952404A (en) Beam lead formation method
US3663184A (en) Solder bump metallization system using a titanium-nickel barrier layer
CN101290930B (zh) 包含半导体芯片叠层的半导体器件及其制造方法
JPH0689919A (ja) ワイヤボンドとはんだ接続の両者を有する電気的内部接続基体および製造方法
US7535104B2 (en) Structure and method for bond pads of copper-metallized integrated circuits
US8049341B2 (en) Semiconductor package and method for manufacturing the same
CN1074557A (zh) 半导体装置
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
JPS59229850A (ja) 半導体装置
JPS5936425B2 (ja) 中間層を有するリ−ドフレ−ム構造
JPS59107586A (ja) 超伝導フリツプチツプボンデイング方法
JP2526434B2 (ja) 半導体装置及びその製造方法
JPH11260863A (ja) 半導体装置用接続端子とその製造方法
CN103107108B (zh) 改善厚膜混合集成电路同质键合系统质量一致性的方法
JPH07221101A (ja) 半導体ウエハ上への突起電極形成方法
TW483057B (en) Semiconductor device with bump electrode
JPH04322435A (ja) 半導体装置およびその製造方法
JPS5823940B2 (ja) 半導体装置の電極形成方法
JPS63148649A (ja) 半導体装置の電極構造
CN120933244A (zh) 包含有异质接触的半导体结构以及其制作方法
JPH02100355A (ja) Ｉｃリード用部材
JPS6324629A (ja) 樹脂封止型半導体装置
JPH03132036A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080130

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 14