JPS593978A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS593978A JPS593978A JP57111515A JP11151582A JPS593978A JP S593978 A JPS593978 A JP S593978A JP 57111515 A JP57111515 A JP 57111515A JP 11151582 A JP11151582 A JP 11151582A JP S593978 A JPS593978 A JP S593978A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- titanium
- substrate
- sbd
- metal selected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は、ショットキバリアダイオード又は浅い拡散層
をもつＬＳＩの電極配線の構造の改良に関するものであ
る。
をもつＬＳＩの電極配線の構造の改良に関するものであ
る。
（２）技術の背景
金属と半導体とを接触させる時、その半導体の表面上に
形成されるエネルギーのバリア（障壁）、すなわち、シ
ョットキバリアを利用して整流性をもたせたダイオード
をショットキバリアダイオード（以下、ＳＢＤと称する
）と呼ぶことは周知の通りである。ＳＢＤの形成のため
、金属としてアルミニウム（Ａｔ）、白金（Ｐｔ ）、
タングステン（Ｗ）、ニクロム（ＮｌＣｒ ）などが、
そして半導体としてシリコン（Ｓｌ）などが、それぞれ
一般的番こ用いられている。ＳＢＤは、第１に、スイッ
チング動作が極めて早いという特徴を均している。ＳＢ
Ｄは、さらに、立ち上がり電圧と直列抵抗が高い、熱放
散が良好である、等の特徴をも廟しており、したがって
、多くの半導体装置に応用されている。
形成されるエネルギーのバリア（障壁）、すなわち、シ
ョットキバリアを利用して整流性をもたせたダイオード
をショットキバリアダイオード（以下、ＳＢＤと称する
）と呼ぶことは周知の通りである。ＳＢＤの形成のため
、金属としてアルミニウム（Ａｔ）、白金（Ｐｔ ）、
タングステン（Ｗ）、ニクロム（ＮｌＣｒ ）などが、
そして半導体としてシリコン（Ｓｌ）などが、それぞれ
一般的番こ用いられている。ＳＢＤは、第１に、スイッ
チング動作が極めて早いという特徴を均している。ＳＢ
Ｄは、さらに、立ち上がり電圧と直列抵抗が高い、熱放
散が良好である、等の特徴をも廟しており、したがって
、多くの半導体装置に応用されている。
（３）従来技術と問題点
従来のＳＢＤにおいて、その熱処理時に基板の８１が電
極配ｌｉＭ（Ａｔ）のなかに吸い上げられるのが問題と
なっている。なぜ力ら、Ｓｉが吸い上げられると、換舊
すると、基板の８１が電極窓を通って電極配線に拡散す
ると、シリットキ接合の順方向の立ち上がり電圧が変動
し、結果として、ＳＢＤの整流特性が不安定となるから
である。
極配ｌｉＭ（Ａｔ）のなかに吸い上げられるのが問題と
なっている。なぜ力ら、Ｓｉが吸い上げられると、換舊
すると、基板の８１が電極窓を通って電極配線に拡散す
ると、シリットキ接合の順方向の立ち上がり電圧が変動
し、結果として、ＳＢＤの整流特性が不安定となるから
である。
従来、シ■ットキ接合の順方向の立ち上がり電圧を安定
化するため、電極配線の構造を変える、等のいろいろの
Ｓｉ吸い上げ防止策がとられている。
化するため、電極配線の構造を変える、等のいろいろの
Ｓｉ吸い上げ防止策がとられている。
初期においては、ＴＩＷをバリアメタルとして使用した
、Ａｔ−ＴｉＷ−Ａｔの如き電極配線層が用いられてい
た。ところが、ＴｉＷは、５００℃以上の高温下におけ
る基板から配線層へのＳｉの拡散を防止するに足る十分
な力を具えていない。最近、ＴｉＷよりもバリア性にす
ぐれたＴ ＩＮ 、 ＭｏＮ等のバリア層が開発された
。このバリア層、例えばＴＩＮを使用したＡ／！Ｓ ｌ
−ＴｉＮ −ＡｔＳ ｉの如き１１−Ｌ極配線層の場
合、ＴｉＷを使用したそれにｒし較して立ち一ヒがり電
圧が高く、また、熱によるその変動も僅がである。但し
、この場合にも、ＴＩＮ層と８１Ｍ板とにはき甘れたＡ
ｔ５１層に８１が吸い上げられるのを抑制することがで
きない。さらに、従来のＳＢＤ構造全般について言える
ことであるが、ある特定の立ち上がり電圧を所望とする
ような場合にその電圧を有するＳ巳りを任意に作製する
ことが不可能である。
、Ａｔ−ＴｉＷ−Ａｔの如き電極配線層が用いられてい
た。ところが、ＴｉＷは、５００℃以上の高温下におけ
る基板から配線層へのＳｉの拡散を防止するに足る十分
な力を具えていない。最近、ＴｉＷよりもバリア性にす
ぐれたＴ ＩＮ 、 ＭｏＮ等のバリア層が開発された
。このバリア層、例えばＴＩＮを使用したＡ／！Ｓ ｌ
−ＴｉＮ −ＡｔＳ ｉの如き１１−Ｌ極配線層の場
合、ＴｉＷを使用したそれにｒし較して立ち一ヒがり電
圧が高く、また、熱によるその変動も僅がである。但し
、この場合にも、ＴＩＮ層と８１Ｍ板とにはき甘れたＡ
ｔ５１層に８１が吸い上げられるのを抑制することがで
きない。さらに、従来のＳＢＤ構造全般について言える
ことであるが、ある特定の立ち上がり電圧を所望とする
ような場合にその電圧を有するＳ巳りを任意に作製する
ことが不可能である。
（４）発明の目的
本発明の目的は、上記したような欠点を解消すること、
すなわち、１−カ「〔コ」の立ち上がり電圧が安定であ
り、しかも、所望とする立ち上がり電圧を任意に得るこ
とがでさるような改良きれたＳＢＤを提供することにあ
る。
すなわち、１−カ「〔コ」の立ち上がり電圧が安定であ
り、しかも、所望とする立ち上がり電圧を任意に得るこ
とがでさるような改良きれたＳＢＤを提供することにあ
る。
（５）発明の構成
本発明者らは、この度、半導体基板と金属電極配線層と
が接触してＳＢＤを形成してなる半導体装置の配線層を
初台層とし、その際、種々の什事関Ｖをもつソリサイド
の層をこれに組み込むことが上記目的（こ廟効であると
いうことを見い出した。
が接触してＳＢＤを形成してなる半導体装置の配線層を
初台層とし、その際、種々の什事関Ｖをもつソリサイド
の層をこれに組み込むことが上記目的（こ廟効であると
いうことを見い出した。
本発明の金属軍惟ｊ価は、半導体基板の側からみて、１
）・ンラノウム（Ｐｃ＋）、口７クウム（Ｒｈ ）、ニ
ッケル（Ｎ１）、コバルト（ｃｏ）、モリブデン（ＭＯ
）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウ
ム（Ｈｆ）、チタン（ＴＩ）、タンタル（Ｔａ ）、白
金（Ｐｔ ）及びノルコニウム（Ｚｒ）からなる群から
選らばれた金属のシリサイド層（以下、第１層と称する
）、 １１）ＴＩ、Ｔａ１Ｗ、Ｈｆ１Ｍ０ＩＺｒ＋＝オプ（Ｎ
ｂ）、■及びクロム（Ｃｒ）からなる群から選らばれた
高融点金属のナイトライド層（以下、第２層と称する）
、そして １ｉｌ） ｈｔ又はＡｔ合金層（以下、第３層と称す
るλの１１に重ね合わされていること、すなわち、多層
得造化されていることが特徴である。
）・ンラノウム（Ｐｃ＋）、口７クウム（Ｒｈ ）、ニ
ッケル（Ｎ１）、コバルト（ｃｏ）、モリブデン（ＭＯ
）、バナジウム（Ｖ）、タングステン（Ｗ）、ハフニウ
ム（Ｈｆ）、チタン（ＴＩ）、タンタル（Ｔａ ）、白
金（Ｐｔ ）及びノルコニウム（Ｚｒ）からなる群から
選らばれた金属のシリサイド層（以下、第１層と称する
）、 １１）ＴＩ、Ｔａ１Ｗ、Ｈｆ１Ｍ０ＩＺｒ＋＝オプ（Ｎ
ｂ）、■及びクロム（Ｃｒ）からなる群から選らばれた
高融点金属のナイトライド層（以下、第２層と称する）
、そして １ｉｌ） ｈｔ又はＡｔ合金層（以下、第３層と称す
るλの１１に重ね合わされていること、すなわち、多層
得造化されていることが特徴である。
本発明を実施する場合に第１層、第２層、第３層として
有用な物質の例をいくつか列挙すると、下記の通りであ
る。
有用な物質の例をいくつか列挙すると、下記の通りであ
る。
第１層として：
Ｐｔ５ｌ 、 Ｐｔ２８１ 、 Ｍｏｓ＋２． Ｐｄ２
８１ 、 Ｒｈ５Ｉ 。
８１ 、 Ｒｈ５Ｉ 。
ＮｌＳｉ 、 Ｃｏ５ｔ 、ＷＳｉ２． Ｃｒ５１２
． Ｔｌ５Ｉ２゜Ｔａ５１２． ＶＳＩ２． Ｚｒ５１
２． Ｈｆ５Ｉ２ など。
． Ｔｌ５Ｉ２゜Ｔａ５１２． ＶＳＩ２． Ｚｒ５１
２． Ｈｆ５Ｉ２ など。
紀２層として：
ＴｉＮ 、 ＭｏＮ 、 ＺｒＮなど。
第３層として；
ＡＬ 、 Ａｔ５ｌ 、 ＡｔＣｕ 、 ＡｔＣｕ５ｌ
など。
など。
これらの層を順次基板上に板覆するに当っては、常法に
従って、例えば、蒸着法、ス・セック法、反応ス・やツ
タ法、活性化蒸着法、イオンシレーティング法、Ｃ■法
を適宜使用してそれを行なうことができる。これらの層
の膜厚は、將に限定されるものではないけれども、第１
層で約１００〜１０００χ、第２層で１ｏｏｏＸ前後、
そして第３／ｊｄで５０００Ｘ前後であることが好まし
い。
従って、例えば、蒸着法、ス・セック法、反応ス・やツ
タ法、活性化蒸着法、イオンシレーティング法、Ｃ■法
を適宜使用してそれを行なうことができる。これらの層
の膜厚は、將に限定されるものではないけれども、第１
層で約１００〜１０００χ、第２層で１ｏｏｏＸ前後、
そして第３／ｊｄで５０００Ｘ前後であることが好まし
い。
本発明を実施する場合に、この技術分野において広く知
られているデータ及び理論式をベースとして適切な金属
シリサイドを選択し、よって、所望の立ち上がり電圧を
得ることができる。例えば、金属シリサイドの仕事関数
に関してはＪ、 Ｌ、 Ｆｒｅｅｏｕｔ＋″Ｓ目１ｃｌ
ｄｅ Ｉｎｔｅｒｆａｃｅ Ｓｔｏｉｃｈｌｏｍｅｔｒ
ｙ ＮＪ。
られているデータ及び理論式をベースとして適切な金属
シリサイドを選択し、よって、所望の立ち上がり電圧を
得ることができる。例えば、金属シリサイドの仕事関数
に関してはＪ、 Ｌ、 Ｆｒｅｅｏｕｔ＋″Ｓ目１ｃｌ
ｄｅ Ｉｎｔｅｒｆａｃｅ Ｓｔｏｉｃｈｌｏｍｅｔｒ
ｙ ＮＪ。
Ｖａｃ、 Ｓｅｔ、 Ｔａｃｈｎｏｌ、 ｒ Ｖｏｌ、
１８ ＋、％３ ＋ １９８１年４月、９１０〜９１
６負、特に９１２頁のＦｉｇ。
１８ ＋、％３ ＋ １９８１年４月、９１０〜９１
６負、特に９１２頁のＦｉｇ。
４に記載のデータを、そして仕事関数と順方向特性とに
関しては基本的な教科書であるＳＺＥ 。
関しては基本的な教科書であるＳＺＥ 。
”Ｐｈｙｓｉｃｓ ｏｆ Ｓｅｍ１ｅｏｎｄｕｃｔｏｒ
Ｄｅｖｉｃｔｓ’の３８１頁顛成金参照することがで
きる（なお、後者の場合、日本語版が出版されているの
で、１半導体デバイスの物理（２）″柳井、小田川、生
駒弁状、コロナ社刊の１６頁、に）式を参照されたい）
、これらのデータにより適切なシリサイドを選択するこ
とが可能である。
Ｄｅｖｉｃｔｓ’の３８１頁顛成金参照することがで
きる（なお、後者の場合、日本語版が出版されているの
で、１半導体デバイスの物理（２）″柳井、小田川、生
駒弁状、コロナ社刊の１６頁、に）式を参照されたい）
、これらのデータにより適切なシリサイドを選択するこ
とが可能である。
（６）発明の実施例
次に、添付の図面をお照しながら本発明を説明する。
第１図には、従来のＳＢＤの一例が示されている。
図中の１はｓ＋半導体基板であり、その上方に二酸化シ
リコン（５ｔＯ２）の絶縁層２が設けられている。
リコン（５ｔＯ２）の絶縁層２が設けられている。
絶縁層２は、必要に応じて、ＰＳＧ （ＩＪン珪酸ガラ
ス）、その他から構成されていてもよい。図示の例の場
合、金属電極配線層を構成する層３及び層５（Ｊ−俸」
ではどちらもＡｔＳｉである）の中間にバリア層４が介
在せしめられている。層４巾１、ＴＩＮノス・にツタリ
ングにより形成されたものである。しｊ示の場合、基板
１から下部前ｍ層３へのＳｔの吸い上げが不可避である
。
ス）、その他から構成されていてもよい。図示の例の場
合、金属電極配線層を構成する層３及び層５（Ｊ−俸」
ではどちらもＡｔＳｉである）の中間にバリア層４が介
在せしめられている。層４巾１、ＴＩＮノス・にツタリ
ングにより形成されたものである。しｊ示の場合、基板
１から下部前ｍ層３へのＳｔの吸い上げが不可避である
。
第２図には、本発明によるＳＢＤの一例が示されている
。このＳＢＤは、基板上の金属電極配線層の構成を異に
する点を除いて前記第１図のそれに同じである。すなわ
ち、１は８１半導体基板、そして２は５１０２絶縁層で
ある。電極配線１−を構成する第１層６は約２００Ｘの
膜厚を廟するＭＯ８１２層であシ、ス・奢７タリングに
よりこれを形成した。第２層７は約１０００久の膜厚を
有するＴＩＮ層であり、同じくス・平、タリングにより
これを形成した。
。このＳＢＤは、基板上の金属電極配線層の構成を異に
する点を除いて前記第１図のそれに同じである。すなわ
ち、１は８１半導体基板、そして２は５１０２絶縁層で
ある。電極配線１−を構成する第１層６は約２００Ｘの
膜厚を廟するＭＯ８１２層であシ、ス・奢７タリングに
よりこれを形成した。第２層７は約１０００久の膜厚を
有するＴＩＮ層であり、同じくス・平、タリングにより
これを形成した。
第２層の上に第３層（ＡｔＳｉ層）８を蒸着により形成
した（膜厚約５０００Ｘ）。引き続いて、常法に従って
レジストノ９ターニング及びドライエツチングを実施し
た。なお、エツチングガスＢ ｃｃｔ４゜ＢＣｌ２．
Ｃ１２等のような塩素系のガスを用いた。
した（膜厚約５０００Ｘ）。引き続いて、常法に従って
レジストノ９ターニング及びドライエツチングを実施し
た。なお、エツチングガスＢ ｃｃｔ４゜ＢＣｌ２．
Ｃ１２等のような塩素系のガスを用いた。
第１表に、本発明によるものを含めて幾つかのＳＢＤの
立上り電圧Ｖ、の、熱処理ｔこよる変化を示し。
立上り電圧Ｖ、の、熱処理ｔこよる変化を示し。
た０
第 １ 表
ＳＢＤの立上り電圧（Ｖ）、）の熱処理による変化（工
１０μＡ）金属層の第１層目をＡｔからＰｔＳｌｌＭｏ
５１２゜ＷＳｉに変える事によりＶ、は変化し、更に第
２層目をＴＩＮ 、 ＭｏＮにする事（てより、５００
℃の高温迄極めて安定である事が判る。
１０μＡ）金属層の第１層目をＡｔからＰｔＳｌｌＭｏ
５１２゜ＷＳｉに変える事によりＶ、は変化し、更に第
２層目をＴＩＮ 、 ＭｏＮにする事（てより、５００
℃の高温迄極めて安定である事が判る。
（７）発明の効果
本発明に従うと、熱処理により基板から′ＦｒＬ極にシ
リコンが吸い上げられるのを回避することかできる。こ
のため、常に安定した立ち上がり電圧を達成することが
できる。さらに、所望とする立ち上がり電圧を、金属シ
リサイドの使い分けによって容易に達成することができ
る。また、応用として、ＳＢＤ以外に、浅い拡散層の電
気コンタクト窓にも使用することができる。
リコンが吸い上げられるのを回避することかできる。こ
のため、常に安定した立ち上がり電圧を達成することが
できる。さらに、所望とする立ち上がり電圧を、金属シ
リサイドの使い分けによって容易に達成することができ
る。また、応用として、ＳＢＤ以外に、浅い拡散層の電
気コンタクト窓にも使用することができる。
第１図は、従来のＳＢＤの一例を示した断面図、そして
第２図は、本発明のＳＢＤの一例を示した断面図である
。 図中、１は半導体基板、２は絶縁層、６は配線第１層、
７は配線第２層、そして８は配線第３層である。 特許出願人 富士通株式会社 特ト田願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之
。 図中、１は半導体基板、２は絶縁層、６は配線第１層、
７は配線第２層、そして８は配線第３層である。 特許出願人 富士通株式会社 特ト田願代理人 弁理士 青 木 朗 弁理士西舘和之 弁理士内田幸男 弁理士山口昭之
Claims (1)
- 【特許請求の範囲】 １、半導体基板と金属電極層とが接触して構成されるシ
ョットキバリアダイオードを含む半導体装置であって、
前記金属電極層が前記基板の側からみて、 １）ノ！ラノウム、ロジウム、ニッケル、コバルト、モ
リブデン、パナソウム、タングステン、ハフニウム、チ
タン、タンタル、白金及びノルコニウムからなる群から
選ばれた金属のシリサイド層、１１）チタン、タンタル
、タングステン、ノルコニウム、モリブデン、ノルコニ
ウム、ニオブ、パナノウム及びクロムからなる群から選
らばれた金属のナイトライド層、そして １（１）アルミニウム又はアルミニウム合金層、の１１
βに重ね合わされた多層構造を有することを特徴とする
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111515A JPS593978A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57111515A JPS593978A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS593978A true JPS593978A (ja) | 1984-01-10 |
Family
ID=14563264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57111515A Pending JPS593978A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS593978A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176281A (ja) * | 1984-01-30 | 1985-09-10 | テクトロニツクス・インコーポレイテツド | ショットキ障壁ダイオードの製造方法 |
| JPS61129873A (ja) * | 1984-11-28 | 1986-06-17 | Seiko Epson Corp | 半導体製造装置 |
| JPS62241373A (ja) * | 1986-04-11 | 1987-10-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6342168A (ja) * | 1986-08-08 | 1988-02-23 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | バイポーラ半導体装置 |
| JPS63257269A (ja) * | 1987-04-14 | 1988-10-25 | Fujitsu Ltd | 半導体装置のコンタクト形成方法 |
| JPH01138755A (ja) * | 1987-08-28 | 1989-05-31 | Fujitsu Ltd | 半導体装置 |
| US4974056A (en) * | 1987-05-22 | 1990-11-27 | International Business Machines Corporation | Stacked metal silicide gate structure with barrier |
| JPH03155126A (ja) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5235212A (en) * | 1988-03-18 | 1993-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device having a mechanical buffer |
| CN112086509A (zh) * | 2019-06-13 | 2020-12-15 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163675A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Semiconductor device |
| JPS5846631A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
-
1982
- 1982-06-30 JP JP57111515A patent/JPS593978A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54163675A (en) * | 1978-06-15 | 1979-12-26 | Nippon Electric Co | Semiconductor device |
| JPS5846631A (ja) * | 1981-09-16 | 1983-03-18 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60176281A (ja) * | 1984-01-30 | 1985-09-10 | テクトロニツクス・インコーポレイテツド | ショットキ障壁ダイオードの製造方法 |
| JPS61129873A (ja) * | 1984-11-28 | 1986-06-17 | Seiko Epson Corp | 半導体製造装置 |
| JPS62241373A (ja) * | 1986-04-11 | 1987-10-22 | Mitsubishi Electric Corp | 半導体装置 |
| JPS6342168A (ja) * | 1986-08-08 | 1988-02-23 | インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン | バイポーラ半導体装置 |
| JPS63257269A (ja) * | 1987-04-14 | 1988-10-25 | Fujitsu Ltd | 半導体装置のコンタクト形成方法 |
| US4974056A (en) * | 1987-05-22 | 1990-11-27 | International Business Machines Corporation | Stacked metal silicide gate structure with barrier |
| JPH01138755A (ja) * | 1987-08-28 | 1989-05-31 | Fujitsu Ltd | 半導体装置 |
| US5235212A (en) * | 1988-03-18 | 1993-08-10 | Kabushiki Kaisha Toshiba | Semiconductor device having a mechanical buffer |
| JPH03155126A (ja) * | 1989-11-13 | 1991-07-03 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| CN112086509A (zh) * | 2019-06-13 | 2020-12-15 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| JP2020202345A (ja) * | 2019-06-13 | 2020-12-17 | 三菱電機株式会社 | 半導体装置、及び、半導体装置の製造方法 |
| US11437465B2 (en) | 2019-06-13 | 2022-09-06 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| US11935919B2 (en) | 2019-06-13 | 2024-03-19 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device |
| CN112086509B (zh) * | 2019-06-13 | 2024-09-06 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3290127A (en) | Barrier diode with metal contact and method of making | |
| JP7317425B2 (ja) | 半導体電力変換デバイスのための正の抵抗温度係数（ｐｔｃ）を有するゲートネットワーク | |
| JP2020520091A (ja) | 半導体電力変換デバイス用の集積ゲートレジスタ | |
| JPS593978A (ja) | 半導体装置 | |
| JPH07120653B2 (ja) | モノリシック集積回路の製造方法 | |
| JPH0434966A (ja) | 半導体装置の製造方法 | |
| KR930011800B1 (ko) | Mos형 반도체장치 | |
| JPH04369861A (ja) | 化合物半導体集積回路用容量素子の製造方法 | |
| KR920005242A (ko) | 게이트-절연체-반도체의 구조를 가지는 트랜지스터의 제조방법 | |
| JPH0511418B2 (ja) | ||
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| JPS61242039A (ja) | 半導体装置 | |
| JPS59232464A (ja) | 化合物半導体装置 | |
| JPH0427710B2 (ja) | ||
| JPS61184859A (ja) | シリコンヒ−トシンクチツプ | |
| JPS5848459A (ja) | 半導体装置 | |
| JP2773937B2 (ja) | 半導体装置の製造方法 | |
| KR930020586A (ko) | 반도체장치의 배선구조 및 옴전극 그리고 이들의 형성방법 | |
| JP3372109B2 (ja) | 半導体装置 | |
| JPS60136269A (ja) | 半導体装置 | |
| JPS60200575A (ja) | シヨツトキ半導体装置及びその製造方法 | |
| JPS59227119A (ja) | シリコン半導体装置 | |
| JPS586172A (ja) | 半導体装置 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPH0235719A (ja) | 半導体装置の製造方法 |