JPH01248530A - 半導体チップ接続構造 - Google Patents

半導体チップ接続構造

Info

Publication number
JPH01248530A
JPH01248530A JP63074380A JP7438088A JPH01248530A JP H01248530 A JPH01248530 A JP H01248530A JP 63074380 A JP63074380 A JP 63074380A JP 7438088 A JP7438088 A JP 7438088A JP H01248530 A JPH01248530 A JP H01248530A
Authority
JP
Japan
Prior art keywords
semiconductor chip
chip
electrode
respect
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63074380A
Other languages
English (en)
Inventor
Mitsuo Matsuyama
光男 松山
Kazumasa Arai
新井　和正
Michio Iizuka
飯塚　道雄
Junji Hayakawa
順二 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP63074380A priority Critical patent/JPH01248530A/ja
Publication of JPH01248530A publication Critical patent/JPH01248530A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体チップ接続構造に係り、特に上記構造の
必要高を削減し、上記構造を有する半導体装置の厚さの
低減に好適な半導体チップ接続構造に関する。
〔従来の技術〕
従来の装置については、特開昭５３−４５１７４号公報
において論じられている。しかし、第２図において疎水
性樹脂６の上端と下端の有効厚さの低減を図る場合につ
い又は、１，２，５．６の厚さ低減が考えられるが、５
Ｖｒつい１は半導体チップの電極部とリードフレームの
電極部が平行面であるために、各々の宵、極間全接続す
るボンティングワイヤはＭ線で接続することは不可能で
ある。したがって上記ワイヤは半導体チップ表面の高さ
を越える弓形状となり、ワイヤの最大高さの低減に制約
があった。即ち疎水性樹脂６の全体の厚さ低減を制約す
る。
〔発明が解決しようとする課電〕
上記従来技術は半導体装置とし℃の部品高の低減に対す
る配慮がされてどうす、厚さの低減に制約があった〇 本発明の目的は、厚みを低減した半導体チップ接続構造
を提供することＶＣある。
〔線端を解決するための手段り 上記目的は半導体チップ接続構造に２いて、半導体チッ
プ内の電極形成部を該半導体チップの裏面に対して傾斜
をもたせた面に形成することにより、達成される。
〔作用〕
半導体チップの第１の電極部を該チップの裏面に対して
傾斜をもたせた面に設置すれば、上記第１の電極部の高
さは、従来の、半導体チップの裏面と平行面を成す半導
体チップの表面と同一平面に電極部が形成される場合に
比べ、低くできる。
したがって、上記第１の電極部と前記半導体チップの周
囲に形成した第２の電極部の間をワイヤボンディング接
続すると、該第２の電極部が第１の電極部の高さと同程
度とする構成とすれば、前記ワイヤボンディングの最大
高さを従来より低減することができる。即ち、半導体チ
ップ接続構造の必要高を従来より低減できる。
〔実施例〕
以下、本発明の実施例を第１〜第５図により説明する。
第１図は本発明の第１の実施例を示す半導体チップ接続
構造の断面図である。この図において１は半導体チップ
、２は保持板、３はり７ドフレーム、４は封止キャップ
である。半導体チップ１は電極部を、チップ形成時に異
方性エツチング等によって該チップの裏面に対して傾斜
をもたせた面に形成しである。
一方、半導体チップ１の電極は、ボンディングワイヤ５
によって半導体チップ１の裏面に対して傾斜をもたせた
面に形成したリードフレーム３の電極部に接続する。ａ
は保持板２からボンディングワイヤ５へのワイヤの最大
高さである。第２図は第１図に対する従来の半導体チッ
プ接続構造の断面図である。第１図と同一の部品は、同
符号で示す。６は半導体チップ、７はリードフレームで
、各々の電極部は該チップの表面と平行となる面に形成
しである。ａ′は保持板２からボンディングワイヤ５へ
のワイヤの最大高さである。第２図々示の従来例では、
ボンディングワイヤ５は半導体チップ６の電極部から該
チップの表面の高さを越える弓形状で、リードフレーム
７へ接続される。しかしながら本発明に係る第１図の実
施・例においては電極部を半導体チップ１の裏面に対し
て傾斜をもたせた面に形成したので、ボンディングワイ
ヤ５の接続開始点を従来よりも低くできる。したがりて
、第１図のワイヤの最大高さａは第２図のワイヤの最大
高さａ′に比べ低くでき、封止キャップ４の上漏から保
持板２の下端までの厚さを従来よりも薄くできる。
即ち、半導体装置の厚さ低減を期待できる。
第３図は第１図に示す実施例の半導体チップ形状を変え
た断面図であり、本発明の第２の実施例である。１００
は半導体チップで、電極部のみならず、チップの表面全
体を該チップの裏面に対して傾斜をもたせた面とした。
これにより第１図同様の効果を期待できることは明らか
であり、さらに半導体チップの素子形成に関わる表面積
を増大するようにチップ表面を形成しであるので、チッ
プサイズを低減できる可能性があり、経済化が期待でき
る。
第４図は本発明の第３の実施例を示すフリップチップ型
の半導体チップ接続構造の断面図である。
この図において半導体チップ１０の電極は保持板２０上
面の印刷導体９による電極部にハンダボール８を介して
フェイスダウンボンディングされている。該チップの電
極部は該チップの裏面に対して傾斜をもたせた面となる
ように形成しである。−方上記印刷導体９の他端は、リ
ードフレーム３０に接続しである。４０は封止キャップ
である。ｈは半導体チップ１０の表面と保持板２０の上
面とのギャップである。一方、第５図は従来のフリップ
チップ型半導体装置の半導体チップ接続構造の断面図で
ある。第４図と同一部品は、同符号で示す。６０は半導
体チップである。該チップの電極部は該チップの裏面と
平行面上に形成しである。ｈ′は半導体チップ６０の表
面と保持板２０の上面とのギャップである。第５図図示
の従来例ではギャップｈ′はハンダボール８の有効高さ
より低くはならない。しかしながら本発明に係る第４図
の実施例においてはボンディング部を半導体チップ１０
の裏面に対して傾斜をもたせた面に形成したのでギャッ
プｈを従来よりも低くできる。故に第４図におけるギャ
ップｈは第５図におけるギャップｈ′よりも低くなり封
止キャップ４０の止痛から保持板２０の下端までの厚さ
は従来よりも薄くできるため半導体装置の厚、さ低減を
期待できる。
なお、電極を設置する傾斜をもたせた面と、該チップ内
の素子形成面との境界部分におけるチップ内配線層は拡
散による低抵抗層に置き換えることもできる。
また、本発明における半導体チップ接続構造は厚膜半導
体基板、薄膜半導体基板における半導体チップ接続構造
にも適用できる。
〔発明の効果〕
本発明によれば、半導体チップ接続構造において半導体
デツプの電極部もしくはチップ表面全体を該チップ裏面
に対して傾斜をもたせた面とすることにより、半導体装
置の部品高の低減、あるいは半導体チップの素子形成に
関わる表面積が増大できるので、半導体装置の厚さ低減
、および経済化の効果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例を示す半導体チップ接続
構造の断面図、第２図は従来技術による半導体チップ接
続構造の断面図、第３図は第１図に示す実施例の半導体
チップ形状を変えた本発明の第２の実施例の断面図、第
４図は本発明の第３の実施例を示すフリップチップ形の
半導体チップ接続構造の断面図、第５図は従来技術によ
るフリップチップ形の半導体チップ接続構造の断面図で
ある。 ２．２０・・・保持板 ３　、７　、３０・・・リードフレーム４．４０・・・
封止キャップ ５・・・ボンディングワイヤ ８・・・ハンダボール ９・・・印刷導体 茎　１　図 １キ漕昌ネ乎、７ブ ′２゜べ宋千コトλ号と ４村二〜マフプ Ｓ、ホ゛ン子スンフ“ワ４ｖ 力　　２　　図 見　３　珂 ヱ　ｔ＋　口 （Ｏ 第　５　同

Claims (1)

    【特許請求の範囲】
  1. １、半導体チップと該半導体チップ内の第１の電極と該
    電極に接続される接続材と該接続材に接続される第２の
    電極から成る半導体チップ接続構造において、上記第１
    の電極部を半導体チップ裏面に対して傾斜をもたせた面
    に形成したことを特徴とする半導体チップ接続構造。
JP63074380A 1988-03-30 1988-03-30 半導体チップ接続構造 Pending JPH01248530A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63074380A JPH01248530A (ja) 1988-03-30 1988-03-30 半導体チップ接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63074380A JPH01248530A (ja) 1988-03-30 1988-03-30 半導体チップ接続構造

Publications (1)

Publication Number Publication Date
JPH01248530A true JPH01248530A (ja) 1989-10-04

Family

ID=13545502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63074380A Pending JPH01248530A (ja) 1988-03-30 1988-03-30 半導体チップ接続構造

Country Status (1)

Country Link
JP (1) JPH01248530A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129960A (ja) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp 半導体モールドパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129960A (ja) * 2011-03-30 2011-06-30 Mitsubishi Electric Corp 半導体モールドパッケージ

Similar Documents

Publication Publication Date Title
JPS62126661A (ja) 混成集積回路装置
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JPH0513663A (ja) 半導体装置と半導体チツプの実装方法
US5923080A (en) Semiconductor apparatus having a leadframe with coated leads
JPH0342496B2 (ja)
JP2893522B2 (ja) Ｂｇａ半導体パッケージ及びその製造方法
JP3339881B2 (ja) 半導体集積回路装置およびその製造方法
JPH01248530A (ja) 半導体チップ接続構造
JP3043484B2 (ja) 半導体装置
JPH03153048A (ja) 半導体装置
JP2756791B2 (ja) 樹脂封止型半導体装置
JP2674169B2 (ja) 半導体集積回路装置
JPS615561A (ja) 半導体装置
JP2743157B2 (ja) 樹脂封止型半導体装置
JP3965767B2 (ja) 半導体チップの基板実装構造
JP2743156B2 (ja) 樹脂封止型半導体装置
JPH0658922B2 (ja) 半導体装置
JPH05136221A (ja) プローブおよびそれを用いた検査方法
JPH0719797B2 (ja) 半導体装置の実装具
JPH05251513A (ja) 半導体装置
JPH0510362Y2 (ja)
JPH0562977A (ja) 集積回路装置用バンプ電極
JPH0511661B2 (ja)
JPH06120290A (ja) 半導体装置
JPH08306744A (ja) 電子部品