JPH0513663A - 半導体装置と半導体チツプの実装方法 - Google Patents
半導体装置と半導体チツプの実装方法Info
- Publication number
- JPH0513663A JPH0513663A JP3167853A JP16785391A JPH0513663A JP H0513663 A JPH0513663 A JP H0513663A JP 3167853 A JP3167853 A JP 3167853A JP 16785391 A JP16785391 A JP 16785391A JP H0513663 A JPH0513663 A JP H0513663A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- chip
- semiconductor
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/879—Bump connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 第１の半導体チップ上に第２の半導体チップ
を搭載してなるチップオンチップ方式の半導体装置に関
し、第２の半導体チップを更に高集積度化できる半導体
装置と半導体チップの実装方法の提供を目的とする。 【構成】 基板１に搭載された第１の半導体チップ２と
第１の半導体チップに搭載された第２の半導体チップ３
を有し、基板上の導体11と第１の半導体チップの電極21
がワイヤーボンディング方式によって接続され、第２の
半導体チップが第１の半導体チップにフェイスダウン方
式によって接続される半導体装置において、基板１上の
導体11または第１の半導体チップ２の電極21と第２の半
導体チップ３の背面電極33がワイヤーボンディング方式
で接続されるように構成する。
を搭載してなるチップオンチップ方式の半導体装置に関
し、第２の半導体チップを更に高集積度化できる半導体
装置と半導体チップの実装方法の提供を目的とする。 【構成】 基板１に搭載された第１の半導体チップ２と
第１の半導体チップに搭載された第２の半導体チップ３
を有し、基板上の導体11と第１の半導体チップの電極21
がワイヤーボンディング方式によって接続され、第２の
半導体チップが第１の半導体チップにフェイスダウン方
式によって接続される半導体装置において、基板１上の
導体11または第１の半導体チップ２の電極21と第２の半
導体チップ３の背面電極33がワイヤーボンディング方式
で接続されるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は第１の半導体チップ上に
第２の半導体チップを搭載してなるチップオンチップ方
式の半導体装置に係り、特に第２の半導体チップの高集
積度化を可能にする半導体装置と半導体チップの実装方
法に関する。
第２の半導体チップを搭載してなるチップオンチップ方
式の半導体装置に係り、特に第２の半導体チップの高集
積度化を可能にする半導体装置と半導体チップの実装方
法に関する。
【０００２】半導体集積回路の高集積度化に伴って特性
の異なる２種類の半導体チップを極めて小さい空間に実
装する手段として、第１の半導体チップの上に第２の半
導体チップを搭載するチップオンチップ方式の半導体装
置が実用化されている。
の異なる２種類の半導体チップを極めて小さい空間に実
装する手段として、第１の半導体チップの上に第２の半
導体チップを搭載するチップオンチップ方式の半導体装
置が実用化されている。
【０００３】しかし第２の半導体チップには空間的な制
約があり従来の実装方法ではこれ以上高集積度化するこ
とが困難である。そこで第２の半導体チップを更に高集
積度化するための実装方法の改善が要望されている。
約があり従来の実装方法ではこれ以上高集積度化するこ
とが困難である。そこで第２の半導体チップを更に高集
積度化するための実装方法の改善が要望されている。
【０００４】
【従来の技術】図３は従来のチップオンチップ方式の半
導体装置を示す断面図である。図において従来のチップ
オンチップ方式の半導体装置は基板１に第１の半導体チ
ップ２がダイボンディングされ、基板１上の導体11と第
１の半導体チップ２の電極21がワイヤーボンディングさ
れたワイヤー41によって接続されている。
導体装置を示す断面図である。図において従来のチップ
オンチップ方式の半導体装置は基板１に第１の半導体チ
ップ２がダイボンディングされ、基板１上の導体11と第
１の半導体チップ２の電極21がワイヤーボンディングさ
れたワイヤー41によって接続されている。
【０００５】また第１の半導体チップ２と第２の半導体
チップ３には対向する位置にそれぞれ電極22、32が形成
されており、第２の半導体チップ３は電極形成面が向き
合うフェイスダウン方式によって第１の半導体チップ２
に接続されている。
チップ３には対向する位置にそれぞれ電極22、32が形成
されており、第２の半導体チップ３は電極形成面が向き
合うフェイスダウン方式によって第１の半導体チップ２
に接続されている。
【０００６】半導体装置の動作を安定化させるには半導
体チップ背面の電位を常に一定にしておかなければなら
ない。第１の半導体チップのように基板に直接ダイボン
ディングされている場合は通常背面が接地され電位が一
定に保たれる。
体チップ背面の電位を常に一定にしておかなければなら
ない。第１の半導体チップのように基板に直接ダイボン
ディングされている場合は通常背面が接地され電位が一
定に保たれる。
【０００７】しかしフェイスダウン方式によって接続さ
れる第２の半導体チップは背面が第１の半導体チップか
ら浮いており、かかる場合は通常第２の半導体チップに
背面接地用電極31を設け第１の半導体チップを介して接
地している。
れる第２の半導体チップは背面が第１の半導体チップか
ら浮いており、かかる場合は通常第２の半導体チップに
背面接地用電極31を設け第１の半導体チップを介して接
地している。
【０００８】
【発明が解決しようとする課題】チップオンチップ方式
の半導体装置では第１の半導体チップに搭載される第２
の半導体チップに空間的な制約があり、例えば第１の半
導体チップと向き合う電極形成面に形成可能な電極の数
は空間的な制約によって限定される。
の半導体装置では第１の半導体チップに搭載される第２
の半導体チップに空間的な制約があり、例えば第１の半
導体チップと向き合う電極形成面に形成可能な電極の数
は空間的な制約によって限定される。
【０００９】かかる第２の半導体チップにおいて更に高
集積度化しようとすると電極数の増加を図らなければな
らない。しかるに従来の半導体装置ではその電極の一部
が背面接地用として使用されるため高集積度化が抑制さ
れるという問題があった。
集積度化しようとすると電極数の増加を図らなければな
らない。しかるに従来の半導体装置ではその電極の一部
が背面接地用として使用されるため高集積度化が抑制さ
れるという問題があった。
【００１０】本発明の目的は第２の半導体チップを更に
高集積度化できる半導体装置と半導体チップの実装方法
を提供することにある。
高集積度化できる半導体装置と半導体チップの実装方法
を提供することにある。
【００１１】
【課題を解決するための手段】図１は本発明になるチッ
プオンチップ方式の半導体装置を示す断面図である。な
お全図を通し同じ対象物は同一記号で表している。
プオンチップ方式の半導体装置を示す断面図である。な
お全図を通し同じ対象物は同一記号で表している。
【００１２】上記課題は基板１に搭載された第１の半導
体チップ２と第１の半導体チップ２に搭載された第２の
半導体チップ３を有し、基板１上の導体11と第１の半導
体チップ２の電極21がワイヤーボンディング方式によっ
て接続され、第２の半導体チップ３が第１の半導体チッ
プ２にフェイスダウン方式によって接続されてなる半導
体装置であって、基板１上の導体11と第２の半導体チッ
プ３の背面電極33がワイヤー42で接続されてなる本発明
の半導体装置によって達成される。
体チップ２と第１の半導体チップ２に搭載された第２の
半導体チップ３を有し、基板１上の導体11と第１の半導
体チップ２の電極21がワイヤーボンディング方式によっ
て接続され、第２の半導体チップ３が第１の半導体チッ
プ２にフェイスダウン方式によって接続されてなる半導
体装置であって、基板１上の導体11と第２の半導体チッ
プ３の背面電極33がワイヤー42で接続されてなる本発明
の半導体装置によって達成される。
【００１３】
【作用】図１において基板上の導体と第２の半導体チッ
プの背面電極をワイヤーで接続することによって、従来
背面接地用として使用されていた電極が不要になりその
電極を利用して第２の半導体チップを更に高集積度化す
ることができる。即ち、第２の半導体チップを更に高集
積度化できる半導体装置と半導体チップの実装方法を実
現することができる。
プの背面電極をワイヤーで接続することによって、従来
背面接地用として使用されていた電極が不要になりその
電極を利用して第２の半導体チップを更に高集積度化す
ることができる。即ち、第２の半導体チップを更に高集
積度化できる半導体装置と半導体チップの実装方法を実
現することができる。
【００１４】
【実施例】以下添付図により本発明の実施例について説
明する。なお図２は本発明になる半導体装置の他の実施
例を示す断面図である。
明する。なお図２は本発明になる半導体装置の他の実施
例を示す断面図である。
【００１５】図１において本発明になる半導体装置の一
実施例は基板１に第１の半導体チップ２がダイボンディ
ングされ、基板１上の導体11と第１の半導体チップ２の
電極21がワイヤーボンディングされたワイヤー41によっ
て接続されている。
実施例は基板１に第１の半導体チップ２がダイボンディ
ングされ、基板１上の導体11と第１の半導体チップ２の
電極21がワイヤーボンディングされたワイヤー41によっ
て接続されている。
【００１６】第１の半導体チップ２と第２の半導体チッ
プ３には対向する位置にそれぞれ電極22、32が形成され
ており、第２の半導体チップ３は電極形成面が向き合う
フェイスダウン方式によって第１の半導体チップ２に接
続されている。
プ３には対向する位置にそれぞれ電極22、32が形成され
ており、第２の半導体チップ３は電極形成面が向き合う
フェイスダウン方式によって第１の半導体チップ２に接
続されている。
【００１７】第２の半導体チップ３の背面には１μm 程
度にAlを蒸着することによって背面電極33が形成されて
おり、基板１上の導体11と第２の半導体チップ３の背面
電極33はワイヤーボンディングされたワイヤー42によっ
て接続されている。
度にAlを蒸着することによって背面電極33が形成されて
おり、基板１上の導体11と第２の半導体チップ３の背面
電極33はワイヤーボンディングされたワイヤー42によっ
て接続されている。
【００１８】また図２において本発明になる半導体装置
の他の実施例は基板１に第１の半導体チップ２がダイボ
ンディングされ、基板１上の導体11と第１の半導体チッ
プ２の電極21がワイヤーボンディングされたワイヤー41
によって接続されている。
の他の実施例は基板１に第１の半導体チップ２がダイボ
ンディングされ、基板１上の導体11と第１の半導体チッ
プ２の電極21がワイヤーボンディングされたワイヤー41
によって接続されている。
【００１９】第１の半導体チップ２と第２の半導体チッ
プ３には対向する位置にそれぞれ電極22、32が形成され
ており、第２の半導体チップ３は電極形成面が向き合う
フェイスダウン方式によって第１の半導体チップ２に接
続されている。
プ３には対向する位置にそれぞれ電極22、32が形成され
ており、第２の半導体チップ３は電極形成面が向き合う
フェイスダウン方式によって第１の半導体チップ２に接
続されている。
【００２０】第２の半導体チップ３の背面には１μm 程
度にAlを蒸着することによって背面電極33が形成されて
おり、導体11に接続された第１の半導体チップ２の電極
21と第２の半導体チップ３の背面電極33はワイヤー42に
よって接続されている。
度にAlを蒸着することによって背面電極33が形成されて
おり、導体11に接続された第１の半導体チップ２の電極
21と第２の半導体チップ３の背面電極33はワイヤー42に
よって接続されている。
【００２１】このように基板に搭載された第１の半導体
チップと第１の半導体チップに搭載された第２の半導体
チップを有し、基板上の導体と第１の半導体チップの電
極がワイヤーボンディング方式によって接続され、第２
の半導体チップが第１の半導体チップにフェイスダウン
方式によって接続される半導体装置の製造において、基
板上の導体または第１の半導体チップの電極と第２の半
導体チップの背面電極が、ワイヤーボンディング方式に
よって接続される本発明の半導体装置および半導体チッ
プの実装方法は、従来背面接地用として使用されていた
電極が不要になりその電極を利用して第２の半導体チッ
プを更に高集積度化することができる。即ち、第２の半
導体チップを更に高集積度化できる半導体装置と半導体
チップの実装方法を実現することができる。
チップと第１の半導体チップに搭載された第２の半導体
チップを有し、基板上の導体と第１の半導体チップの電
極がワイヤーボンディング方式によって接続され、第２
の半導体チップが第１の半導体チップにフェイスダウン
方式によって接続される半導体装置の製造において、基
板上の導体または第１の半導体チップの電極と第２の半
導体チップの背面電極が、ワイヤーボンディング方式に
よって接続される本発明の半導体装置および半導体チッ
プの実装方法は、従来背面接地用として使用されていた
電極が不要になりその電極を利用して第２の半導体チッ
プを更に高集積度化することができる。即ち、第２の半
導体チップを更に高集積度化できる半導体装置と半導体
チップの実装方法を実現することができる。
【００２２】
【発明の効果】上述の如く本発明によれば第２の半導体
チップを更に高集積度化できる半導体装置と半導体チッ
プの実装方法を提供することができる。
チップを更に高集積度化できる半導体装置と半導体チッ
プの実装方法を提供することができる。
【図１】 本発明になるチップオンチップ方式の半導体
装置を示す断面図である。
装置を示す断面図である。
【図２】 本発明になる半導体装置の他の実施例を示す
断面図である。
断面図である。
【図３】 従来のチップオンチップ方式の半導体装置を
示す断面図である。
示す断面図である。
１ 基板 ２、３ 半導体チップ
11 導体 21、22、32 電極
33 背面電極 41、42 ワイヤー
Claims (3)
- 【請求項１】 基板(1) に搭載された第１の半導体チッ
プ(2) と第１の半導体チップ(2) に搭載された第２の半
導体チップ(3) を有し、 該基板(1) 上の導体(11)と第１の半導体チップ(2) の電
極(21)がワイヤーボンディング方式によって接続され、 第２の半導体チップ(3) が第１の半導体チップ(2) にフ
ェイスダウン方式によって接続されてなる半導体装置で
あって、 該基板(1) 上の導体(11)と第２の半導体チップ(3) の背
面電極(33)がワイヤー(42)で接続されてなることを特徴
とする半導体装置。 - 【請求項２】 基板(1) に搭載された第１の半導体チッ
プ(2) と第１の半導体チップ(2) に搭載された第２の半
導体チップ(3) を有し、 該基板(1) 上の導体(11)と第１の半導体チップ(2) の電
極(21)がワイヤーボンディング方式によって接続され、 第２の半導体チップ(3) が第１の半導体チップ(2) にフ
ェイスダウン方式によって接続されてなる半導体装置で
あって、 ワイヤーボンディング方式によって該基板(1) 上の導体
(11)に接続された第１の半導体チップ(2) の電極(21)
と、第２の半導体チップ(3) の背面電極(33)がワイヤー
(43)で接続されてなることを特徴とする半導体装置。 - 【請求項３】 基板(1) に搭載された第１の半導体チッ
プ(2) と第１の半導体チップ(2) に搭載された第２の半
導体チップ(3) を有し、 基板(1) 上の導体(11)と第１の半導体チップ(2) の電極
(21)がワイヤーボンディング方式によって接続され、 第２の半導体チップ(3) が第１の半導体チップ(2) にフ
ェイスダウン方式によって接続される半導体装置の製造
において、 該基板(1) 上の導体(11)または第１の半導体チップ(2)
の電極(21)と第２の半導体チップ(3) の背面電極(33)
が、ワイヤーボンディング方式によって接続されること
を特徴とする半導体チップの実装方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167853A JPH0513663A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置と半導体チツプの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3167853A JPH0513663A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置と半導体チツプの実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0513663A true JPH0513663A (ja) | 1993-01-22 |
Family
ID=15857306
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3167853A Pending JPH0513663A (ja) | 1991-07-09 | 1991-07-09 | 半導体装置と半導体チツプの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0513663A (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614766A (en) * | 1991-09-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device with stacked alternate-facing chips |
| US6014586A (en) * | 1995-11-20 | 2000-01-11 | Pacesetter, Inc. | Vertically integrated semiconductor package for an implantable medical device |
| KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
| US6337579B1 (en) * | 1999-03-05 | 2002-01-08 | Rohm Co., Ltd. | Multichip semiconductor device |
| JP2002134685A (ja) * | 2000-10-26 | 2002-05-10 | Rohm Co Ltd | 集積回路装置 |
| US6563206B2 (en) * | 2001-01-15 | 2003-05-13 | Sony Corporation | Semiconductor device and semiconductor device structure |
| US6576499B2 (en) | 1999-12-10 | 2003-06-10 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
| KR100390466B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 멀티칩 모듈 반도체패키지 |
| US6617688B2 (en) | 2001-03-27 | 2003-09-09 | Nec Electronics Corporation | Semiconductor device and flat electrodes |
| KR100426608B1 (ko) * | 2001-11-20 | 2004-04-08 | 삼성전자주식회사 | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 |
| KR100480515B1 (ko) * | 2001-05-25 | 2005-04-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| DE19720300B4 (de) * | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| US7211884B1 (en) | 2002-01-28 | 2007-05-01 | Pacesetter, Inc. | Implantable medical device construction using a flexible substrate |
| US7595222B2 (en) | 2001-07-04 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
-
1991
- 1991-07-09 JP JP3167853A patent/JPH0513663A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614766A (en) * | 1991-09-30 | 1997-03-25 | Rohm Co., Ltd. | Semiconductor device with stacked alternate-facing chips |
| US6014586A (en) * | 1995-11-20 | 2000-01-11 | Pacesetter, Inc. | Vertically integrated semiconductor package for an implantable medical device |
| DE19720300B4 (de) * | 1996-06-03 | 2006-05-04 | CiS Institut für Mikrosensorik gGmbH | Elektronisches Hybrid-Bauelement und Verfahren zu seiner Herstellung |
| US7112468B2 (en) | 1998-09-25 | 2006-09-26 | Stmicroelectronics, Inc. | Stacked multi-component integrated circuit microprocessor |
| US6337579B1 (en) * | 1999-03-05 | 2002-01-08 | Rohm Co., Ltd. | Multichip semiconductor device |
| US6798070B2 (en) | 1999-12-10 | 2004-09-28 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
| US6576499B2 (en) | 1999-12-10 | 2003-06-10 | Nec Corporation | Electronic device assembly and a method of connecting electronic devices constituting the same |
| KR20010064907A (ko) * | 1999-12-20 | 2001-07-11 | 마이클 디. 오브라이언 | 와이어본딩 방법 및 이를 이용한 반도체패키지 |
| KR100390466B1 (ko) * | 1999-12-30 | 2003-07-04 | 앰코 테크놀로지 코리아 주식회사 | 멀티칩 모듈 반도체패키지 |
| JP2002134685A (ja) * | 2000-10-26 | 2002-05-10 | Rohm Co Ltd | 集積回路装置 |
| US6563206B2 (en) * | 2001-01-15 | 2003-05-13 | Sony Corporation | Semiconductor device and semiconductor device structure |
| US6617688B2 (en) | 2001-03-27 | 2003-09-09 | Nec Electronics Corporation | Semiconductor device and flat electrodes |
| KR100480515B1 (ko) * | 2001-05-25 | 2005-04-06 | 엔이씨 일렉트로닉스 가부시키가이샤 | 반도체 장치 |
| US7595222B2 (en) | 2001-07-04 | 2009-09-29 | Panasonic Corporation | Semiconductor device and manufacturing method thereof |
| KR100426608B1 (ko) * | 2001-11-20 | 2004-04-08 | 삼성전자주식회사 | 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지 |
| US7211884B1 (en) | 2002-01-28 | 2007-05-01 | Pacesetter, Inc. | Implantable medical device construction using a flexible substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6650008B2 (en) | Stacked semiconductor packaging device | |
| US5027188A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| US8053278B2 (en) | Multi-chip package type semiconductor device | |
| US5220199A (en) | Semiconductor integrated circuit device in which a semiconductor chip is mounted with solder bumps for mounting to a wiring substrate | |
| JPH0513663A (ja) | 半導体装置と半導体チツプの実装方法 | |
| JP2002134685A (ja) | 集積回路装置 | |
| JPS60161641A (ja) | 回路パツケージとその製造方法 | |
| US4646126A (en) | Semiconductor device | |
| JP2001156251A (ja) | 半導体装置 | |
| CN112736053A (zh) | 芯片封装模块 | |
| JPS62291129A (ja) | 半導体装置 | |
| JPH04243156A (ja) | プラスチックｐｇａパッケージ | |
| JP3308047B2 (ja) | 半導体装置 | |
| JPH05343606A (ja) | マルチチップモジュール | |
| JP2001035993A (ja) | マルチチップモジュールおよびその製造方法 | |
| JPH06268151A (ja) | 半導体装置 | |
| JP3214614B2 (ja) | 電源ノイズ低減パッケージ | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JPH08115953A (ja) | 半導体チップの実装方法 | |
| JPS62202532A (ja) | 半導体装置 | |
| JPH04124844A (ja) | 半導体装置のボンディングパッド電極の構造 | |
| JPS61125044A (ja) | 半導体装置 | |
| JPH0645514A (ja) | 混成集積回路 | |
| JPH10209369A (ja) | 半導体集積回路の実装方法 | |
| JPH01217948A (ja) | 気密封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990831 |