JPH01257280A - 回路試験装置 - Google Patents
回路試験装置Info
- Publication number
- JPH01257280A JPH01257280A JP63085763A JP8576388A JPH01257280A JP H01257280 A JPH01257280 A JP H01257280A JP 63085763 A JP63085763 A JP 63085763A JP 8576388 A JP8576388 A JP 8576388A JP H01257280 A JPH01257280 A JP H01257280A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- pin
- measuring terminals
- circuit testing
- testing apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 claims abstract description 36
- 238000005259 measurement Methods 0.000 claims description 17
- 230000002159 abnormal effect Effects 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体デバイスの回路試験装置に関する。
従来の半導体デバイスの回路試験装置は、半導体デバイ
スの１個の端子に対し、１個の測定端子を有している。
スの１個の端子に対し、１個の測定端子を有している。
上述した従来の半導体デバイスの回路試験装置では、第
２図（ａ）の様に半導体デバイスＤのノンコネクトピン
ＮＣと半導体デバイスの回路試験装置Ｔの測定端子Ａが
正常に接続されていても、第２図（ｂ）の様に接続され
ていなくても電気的にはオープン状態であるため、ノン
コネクトピンＮＣと測定端子Ａの接続に異常があって電
気的にオープン状態であっても異常を検知できない。
２図（ａ）の様に半導体デバイスＤのノンコネクトピン
ＮＣと半導体デバイスの回路試験装置Ｔの測定端子Ａが
正常に接続されていても、第２図（ｂ）の様に接続され
ていなくても電気的にはオープン状態であるため、ノン
コネクトピンＮＣと測定端子Ａの接続に異常があって電
気的にオープン状態であっても異常を検知できない。
第３図（ａ）及び（ｂ）の様に半導体デバイスの回路試
験装置Ｔで測定しようとしている半導体デバイスＤのノ
ンコネクトピンＮＣと他のピンＰの間に異常な電流パス
Ｒが存在する場合、第３図（ａ）の様にノンコネクトピ
ンＮＣと他のピンＰが半導体デバイスの回路試験装置Ｔ
の測定端子Ａ、Ｂとそれぞれ正常に接続されていれば、
測定端子Ａ。
験装置Ｔで測定しようとしている半導体デバイスＤのノ
ンコネクトピンＮＣと他のピンＰの間に異常な電流パス
Ｒが存在する場合、第３図（ａ）の様にノンコネクトピ
ンＮＣと他のピンＰが半導体デバイスの回路試験装置Ｔ
の測定端子Ａ、Ｂとそれぞれ正常に接続されていれば、
測定端子Ａ。
３間に電位差を与えた時に流れる異常な電流を検出する
ことにより異常な電流パスＲの存在を検知できる。しか
し、第３図（ｂ）の様にノンコネクトピンＮＣと他のピ
ンＰの少なくとも一方が、測定端子Ａ、Ｂと正常に接続
されておらず電気的にオープン状態であると、異常な電
流パスＲの存在を検知できない。
ことにより異常な電流パスＲの存在を検知できる。しか
し、第３図（ｂ）の様にノンコネクトピンＮＣと他のピ
ンＰの少なくとも一方が、測定端子Ａ、Ｂと正常に接続
されておらず電気的にオープン状態であると、異常な電
流パスＲの存在を検知できない。
以上述べた様に、従来の半導体デバイスの回路試験装置
は半導体デバイスの１個の端子に対し測定端子を１個し
か有していないため、半導体デバイスのノンコネクトピ
ンと測定端子の接続の異常を検知できず、ノンコネクト
ピンと他のピンとの間に存在する異常な電流パスを検知
でき゛ないことがある、という欠点がある。
は半導体デバイスの１個の端子に対し測定端子を１個し
か有していないため、半導体デバイスのノンコネクトピ
ンと測定端子の接続の異常を検知できず、ノンコネクト
ピンと他のピンとの間に存在する異常な電流パスを検知
でき゛ないことがある、という欠点がある。
本発明の半導体デバイスの回路試験装置は、半導体デバ
イスの１個の端子に対し２個以上の測定端子を有してい
る。
イスの１個の端子に対し２個以上の測定端子を有してい
る。
次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は本発明の一実施例の模式図で
ある。Ｔは半導体デバイスの回路試験装置、Ｄは半導体
デバイス、ＮＯは半導体デバイスのノンコネクトピン、
Ａ及びＡ′はノンコネクトピンＮＣに対する半導体デバ
イスの回路試験装置の測定端子である。
ある。Ｔは半導体デバイスの回路試験装置、Ｄは半導体
デバイス、ＮＯは半導体デバイスのノンコネクトピン、
Ａ及びＡ′はノンコネクトピンＮＣに対する半導体デバ
イスの回路試験装置の測定端子である。
第１図（ａ）は、ノンコネクトピンＮＣと測定端子Ａ、
Ａ’が正常に接続されている状態であり、測定端子Ａ、
Ａ’の間に電位差を与えれば電流が流れる。第１図（ｂ
）はノンコネクトピンＮＯと測定端子Ａ、Ａ’が正常に
接続されず、電気的オープン状態であり、測定端子Ａ、
Ａ’間に電位差を与えても電流は流れない。この電流を
検出することによりノンコネクトピンＮＣ測定端子Ａ、
Ａ’が正常に接続されているか否かの判別ができるので
、第３図（ｂ）の様な、ノンコネクトピンＮＣが電気的
にオープン状態のためノンコネクトピンＮＣと他のピン
Ｐとの間に存在する異常な電流パスＲを検知できない、
という状況を避けることができる。
Ａ’が正常に接続されている状態であり、測定端子Ａ、
Ａ’の間に電位差を与えれば電流が流れる。第１図（ｂ
）はノンコネクトピンＮＯと測定端子Ａ、Ａ’が正常に
接続されず、電気的オープン状態であり、測定端子Ａ、
Ａ’間に電位差を与えても電流は流れない。この電流を
検出することによりノンコネクトピンＮＣ測定端子Ａ、
Ａ’が正常に接続されているか否かの判別ができるので
、第３図（ｂ）の様な、ノンコネクトピンＮＣが電気的
にオープン状態のためノンコネクトピンＮＣと他のピン
Ｐとの間に存在する異常な電流パスＲを検知できない、
という状況を避けることができる。
ちなみに現在一般化しているハンドラに関してコンタク
トの失敗を考えると、失敗率０．１％として事故ロット
の不良率１０％（通常は不良率０．１％程度）で１１０
０ｐｐの不良混入率となる。半導体デバイスの信頼性品
質は近年数十ｐｐｍとなる様な品質管理が求められてお
り、この不良混入率は容認できない数字である。
トの失敗を考えると、失敗率０．１％として事故ロット
の不良率１０％（通常は不良率０．１％程度）で１１０
０ｐｐの不良混入率となる。半導体デバイスの信頼性品
質は近年数十ｐｐｍとなる様な品質管理が求められてお
り、この不良混入率は容認できない数字である。
以上説明した様に本発明の半導体デバイスの回路試験装
置は、半導体デバイスの１個の端子に対し２個以上の測
定端子を有することにより、従来不確実であったノンコ
ネクトピンと他のピンとの間の異常な電流パスの検知を
確実にできる効果がある。
置は、半導体デバイスの１個の端子に対し２個以上の測
定端子を有することにより、従来不確実であったノンコ
ネクトピンと他のピンとの間の異常な電流パスの検知を
確実にできる効果がある。
第１図（ａ）、 （ｂ）は本発明の半導体デバイスの回
路試験装置と半導体デバイスとの接続状態を示す模式図
、第２図（ａ）、 （ｂ）は従来の半導体デバイスの回
路試験装置と半導体デバイスとの接続状態を示す模式図
、第３図（ａ）、 （ｂ）は従来の半導体デバイスの回
路試験装置と異常な電流パスが存在する半導体デバイス
との接続状態を示す模式図である。 Ｔ・・・・・・半導体デバイスの回路試験装置、Ａ。 Ａ’、Ｂ・・・・・・半導体デバイスの回路試験装置の
測定端子、Ｄ・・・・・・半導体デバイス、ＮＯ・・・
・・・半導体デバイスのノンコネクトピン、Ｐ・・・・
・・半導体デバイスのピン、Ｓ・・・・・・半導体デバ
イスの内部回路、Ｒ・・・・・・異常な電流パス。 代理人 弁理士 内 原 晋 第１閉 （ａ−） （ｂ） 第２図 叡９ （ｂ） 第３図
路試験装置と半導体デバイスとの接続状態を示す模式図
、第２図（ａ）、 （ｂ）は従来の半導体デバイスの回
路試験装置と半導体デバイスとの接続状態を示す模式図
、第３図（ａ）、 （ｂ）は従来の半導体デバイスの回
路試験装置と異常な電流パスが存在する半導体デバイス
との接続状態を示す模式図である。 Ｔ・・・・・・半導体デバイスの回路試験装置、Ａ。 Ａ’、Ｂ・・・・・・半導体デバイスの回路試験装置の
測定端子、Ｄ・・・・・・半導体デバイス、ＮＯ・・・
・・・半導体デバイスのノンコネクトピン、Ｐ・・・・
・・半導体デバイスのピン、Ｓ・・・・・・半導体デバ
イスの内部回路、Ｒ・・・・・・異常な電流パス。 代理人 弁理士 内 原 晋 第１閉 （ａ−） （ｂ） 第２図 叡９ （ｂ） 第３図
Claims (1)
- 半導体デバイスの１個の端子に対し、２個以上の測定端
子を有することを特徴とする半導体デバイスの回路試験
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085763A JPH01257280A (ja) | 1988-04-06 | 1988-04-06 | 回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63085763A JPH01257280A (ja) | 1988-04-06 | 1988-04-06 | 回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01257280A true JPH01257280A (ja) | 1989-10-13 |
Family
ID=13867907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63085763A Pending JPH01257280A (ja) | 1988-04-06 | 1988-04-06 | 回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01257280A (ja) |
-
1988
- 1988-04-06 JP JP63085763A patent/JPH01257280A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6221681B1 (en) | On-chip misalignment indication | |
| KR100897982B1 (ko) | 프로브카드 니들과 패드간의 미스 얼라인 방지 패턴 및 그방법 | |
| US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
| CN119780535A (zh) | 一种通孔测试结构、测试方法及集成电路 | |
| JP3145506B2 (ja) | ４線式抵抗測定の接続試験方法及びその方法が実施できる４線式抵抗測定器 | |
| CN113506755A (zh) | 自动检测测试通道的校验图形结构及测试方法 | |
| JP3346707B2 (ja) | 半導体集積回路装置の検査方法 | |
| KR20030074452A (ko) | 반도체 디바이스 테스트 장치 및 방법 | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| JPH0288978A (ja) | 自動分類装置 | |
| JPH065674A (ja) | 半導体集積回路装置 | |
| JP4727641B2 (ja) | テスター装置 | |
| JPH054034B2 (ja) | ||
| JPH10223710A (ja) | 半導体集積回路装置およびそのテスト方法 | |
| KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
| US7233152B2 (en) | Short detection circuit and short detection method | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JP2988294B2 (ja) | ハーネスにおける導通検査方法 | |
| JP3168813B2 (ja) | 半導体集積回路試験装置 | |
| JPH08250559A (ja) | 半導体装置の検査方法及びプローブカード | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JPS62182677A (ja) | 集積回路のソケツト插入不良検知方法 | |
| JPH02259581A (ja) | 回路素子測定器の端子接続状態検出回路 | |
| JPH02147869A (ja) | Ｉｃ素子およびその実装試験方法 | |
| JPH0616544B2 (ja) | 半導体装置 |