JPH01258169A - 共有メモリアドレス指定方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマイクロプロセッサの応用システムに係シ、特
に、共有バスによシ複数のマイクロプロセッサが主メモ
リの共有メモリアドレスを介し情報交換を行うための共
有メそりのアドレス指定方式に関する。

〔従来の技術〕

従来のメモリアドレス設定方式は、例えば特開昭６１−
２０６０６６号公報に記載されている様に、予め固定的
に、あるい扛システムプロセッサが必要に応じローカル
プロセッサに伝達する方法で、システムの共有メモリの
アドレスをローカル・プロセッサが認知してお〕、これ
にもとづいて共用メ七すへのアクセスを行なっている。

〔発明が解決しようとする課題〕

上記従来技術線、ローカルプロセッサが主メモリをアク
セスするに際し、全てのアドレスをアクセスできること
を前提としている。即ち、ローカルプロセッサが、主メ
モリをアクセスするための全アドレスビットを発生でき
ることを前提としている。しかしながら、システム全体
を制御するシステムプロセッサは例えば２４ビツトプロ
セツサであるが、入出力制御を行うローカルプロセッサ
は１６ビツトプロセツサで処理能力が十分であることが
ある０この様な場合にも、システムプロセッサが任意の
主メモリ上の共通メモリエリアを指定できる必要がある
ｏしかるに、従来はこの様な場合については配慮がされ
ていない。

本発明の目的は、ローカルプロセッサのアドレスビット
数がシステムプロセッサのアドレスビット数よシ小さい
場合でも両者に共通のメモリアドレス領域を主メモリ上
に任意に指定することが可能な共有メモリアドレス指定
方式を提供することにある。

〔課題を解決するための手段〕

上記目的は、ローカルプロセッサが共有ノ（スを介して
主メモリへアクセスする際には、ローカルプロセッサ自
身のアドレスバスからシステムノ（スのアドレスバスの
下位ビットへアドレスを送出すると同時に、別に設けた
アドレスラッチ回路よシステムバスの残シの上位アドレ
スビットへアドレス情報を送出することによシ、達成さ
れる。

〔作用〕

前記アドレスラッチ回路は、システムの電源が投入され
た時にハードウェア回路又は、システムプロセッサによ
る書込又は、ローカルプロセッサによる書込のいずれか
の方法で初期設定される。

このととによ）、アドレスラッチ回路に設定された値が
主メモリ内での特定エリアを指定し、システムプロセッ
サとローカルプロセッサの共通メモリエリアとなる。例
えば、システムバス内のアドレスバスＡ２３〜Ａ１５に
対応するアドレスラッチ回路があり、これがＯＯＡ　）
ｍに初期設定されたとすると、１６ビツトのアドレスバ
ス幅を持つローカルプロセッサがそのうちの最上位ビッ
トを除く下位１５ビツトのアドレスをシステムバスＡＯ
〜Ａ１４に送出することによシ、主メモリの　０５００
００）ｉ＋から０５ＦＦ’ＦＦ）ＩＩをアクセスするこ
とができるようになる。即ち、０５００００）ｍ〜０５
ＦＦＦＦ）ＩＩをシステムプロセッサとローカルプロセ
ッサの共有メモリエリアとすることができる。

〔芙施例〕

以下、本発明の一実施例を第１図、第２図、第３図によ
シ具体的に説明する。

ローカルプロセッサ１０は自らのプログラムをランさせ
るためのＲＡ　Ｍ　１８及びＲＯＭ１９を持ち、これら
をアドレスバス（ＡＯ〜Ａ１５）１３、データバス（Ｄ
Ｏ〜Ｄ　１５　）　１２および図示していない制御線で
マイクロプロセッサ９に結んでおシ、マイクロプロセッ
サ９は、ＲＥＳＥＴ入力が入ると、所定のプログラムを
実行開始することができる様に構成されている。システ
ムバスを介してローカルプロセッサ１０．主メモリ１４
に接続されたシステムプロセッサ１５（第２図）は電源
投入時あるいは、システム初期設定の必要時に、ローカ
ルプロセッサ初期設定ルーケンによシ、先ず主メモリ１
４のアドレス０１００００）ＩＩをアクセスし、０ＯＯ
Ａ）ｉ＋の書込命令を実行する（第３図）。この実行で
、システムバス内のアドレスバス（Ａ２３〜ＡＤ）１３
で伝えられたアドレス情報０１００００）ｎによシ、シ
スステムバスアドレスデコーダ７はアドレスラッチ回路
６の書込信号を生成し、同時にデータバッファ入力ゲー
ト３を開ける。これによ〕、システムプロセッサ１５か
らデータバス（ＤＩ５〜Ｄｏ）１２により伝えられたデ
ータ（Ｃ１００Ａ）がアドレスラッチ回路６に書込まれ
る。

次に、システムプロセッサ１５は、主メモリ１４のアド
レス０１００００）Ｂをアクセスする。同様にして、シ
ステムアドレスバスデコーダ７がマイクロプロセッサ９
へ０ＲＥＳＢＴ信号を生成する。こうして、ローカルプ
ロセッサ１０は、システムプロセッサ１５により与えら
れた（任意に決めることのできる）初期値をアドレスラ
ッチ回路６に持った状態で、所定のプログラムの実行を
開始する。以降のシステムプロセッサ１５とローカルプ
ロセッサ１０との間の情報の交換は、主メモリ１４内の
共有メモリエリア１６を通して行う。システムプロセッ
サ１５は、アドレス０５００００）ｍ〜０５７ＦＦＦ）
ＩＩを通常の主メモリアクセスと同様に実行することが
でキル。又、ローカルプロセッサ１０は自らのプログラ
ム及びワーク用のメモリとして持つＲＯＭおよびＲＡＭ
を第３図に示すようにマイクロプロセッサ９のアドレス
領域の１０００）！Ｉ〜ＦＦＦ’Ｆ）ｉに割付けである
。一方、ローカルプロセッサバスアドレスデコーダ８は
、マイクロプロセッサ９が共有メモリエクア１６をアク
セスしたことを判定する（この場合は最上位ピッ）Ａ１
５が０のバスアクセスがあったと判定する）と、システ
ムバスのＤＭＡ要求償号１１によシステムプロセッサ１
５にシステムバスを開放することを要求する＠システム
バスは、図示されていない論理回路によシ適切な処理の
後、システムバスの使用を一時中断し、ローカルプロセ
ッサ１０に伝える。ローカルプロセッサ１０は、下位ア
ドレスビット出力バッ７アゲート１．上位アドレスビッ
ト出力バッファゲート２を開き、マイクロプロセッサ９
のアドレスバスＡ１４〜ＡＯビツトヲシステムバスのア
ドレスバスＡｔ４Ａ−ＡＯＫ、又アドレスラッチ回路６
の各ビットをシステムバスのアドレスバスのＡ２３〜Ａ
１５ビツトへ乗せ、主メモリ１４への続出し又は書込み
バスサイクルを。

実行する。読出しの場合は、データバッファ人出カゲー
ト５が入力即ちシステムバスからマイクロプロセッサ９
方向へ、書込みの場合は逆の方向になる機制御される。

以上の様にして、システムプＣ１−にフサ１５ドローカ
ルプロセツサ１０は共有メモリエリア１６にそれぞれ任
意のアドレスに読書きができる。このため、応用に対応
した適切な情報交換手順を両プロセッサの実行プログラ
ムの間に設けることによシ、情報変換を誤シなく行うこ
とができるＯ 尚、第３図の）−印は、ローカルプロセッサ起動命令用
アドレスが不確定（ｄｏｉｔ　ｃａｒｅ　）であること
を示している。

〔発明の効果〕

本発明によれば、ローカルプロセッサのアドレスビット
数がシステムプロセッサのアドレスビット数よシ小さな
場合においても、両者に共通のメモリアドレス領域を主
メモリ上に任意に指定することができるので、マイクロ
プロセッサを組合せたマルチプロセッサの構成を、処理
能力に応じて適切に選択できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のローカルプロセッサの構成
を表わすブロック図、第２図は同じく本発明の一実施例
のシステム全体を表わすブロック図、第３図はシステム
プロセッサとローカルプロセッサのメモリアドレス割付
と共有メモリアドレスの割付の様子を表わす図である。 ６・・・アドレスラッチ回路、１０・・・ローカルプロ
セッサ、　１４・・・主メそり、　１５・・・システム
プロセッサ、１６・・・共有メモリエリア。

Claims (1)

1. 【特許請求の範囲】 １、システム・プロセッサ、主メモリ、システム・バス
   、ローカル・プロセッサから成る処理装置において、ロ
   ーカル・プロセッサがシステム・バスを経由して主メモ
   リをアクセスする際に、システムバス内のアドレスバス
   へは、一定幅の上位ビットをアドレスラッチ回路から、
   残りの下位ビットをローカルプロセッサのアドレスバス
   回路から送出することを特徴とする共通メモリアドレス
   指定方式。 ２、システムプロセッサからアドレスラッチ回路への書
   込回路を備え、予めシステム・プロセッサがローカル・
   プロセッサとの共通メモリアドレスを指定することを特
   徴とする請求項１記載の共通メモリアドレス指定方式。