JPS62164155A - マルチプロセツサアドレス方式 - Google Patents
マルチプロセツサアドレス方式Info
- Publication number
- JPS62164155A JPS62164155A JP501386A JP501386A JPS62164155A JP S62164155 A JPS62164155 A JP S62164155A JP 501386 A JP501386 A JP 501386A JP 501386 A JP501386 A JP 501386A JP S62164155 A JPS62164155 A JP S62164155A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- address
- given
- memory
- common bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は情報処理システムのマルチプロセッサ方式に関
し、特にそのメモリアドレス方式に関する。
し、特にそのメモリアドレス方式に関する。
共通バス上に複数のＣＰＵが接続されるコンピュータシ
ステムのマルチプロセッサ方式は、従来メモリを共通化
することにエリ達成されできｔｏこの方式では、メモリ
が共有されることから、１つのオペレーション・システ
ム（ＯＳ ） カ複ａＯＣＰＵを制御する密結合プロセ
ッサシステムが実現されてい友。
ステムのマルチプロセッサ方式は、従来メモリを共通化
することにエリ達成されできｔｏこの方式では、メモリ
が共有されることから、１つのオペレーション・システ
ム（ＯＳ ） カ複ａＯＣＰＵを制御する密結合プロセ
ッサシステムが実現されてい友。
上述し友ように従来のマルチプロセッサ方式は、１０８
からなる密結合システムが特徴であり、複数のｏｓ’ｌ
ｉシステム内で走らせる場合には、物理的にもしくは論
理的に切り離さねばならず、システムを高価にする欠点
がある。
からなる密結合システムが特徴であり、複数のｏｓ’ｌ
ｉシステム内で走らせる場合には、物理的にもしくは論
理的に切り離さねばならず、システムを高価にする欠点
がある。
本発明のマルチプロセッサアドレス方式’ｄ、ＣＰＵか
ら与えられるメモリアドレス金、各ＣＰＵに予め与えら
れｔ番号によって［ｒ〜師する手段を何する。
ら与えられるメモリアドレス金、各ＣＰＵに予め与えら
れｔ番号によって［ｒ〜師する手段を何する。
谷ＣＰＵから与えられるプログラム上のメモリアドレス
は、上記１ω飾手段に工って＃：辿バス上シ・Ｃ区域を
重ねること×なく設定さ土ｔ２メモリアドレスに変換さ
れる。
は、上記１ω飾手段に工って＃：辿バス上シ・Ｃ区域を
重ねること×なく設定さ土ｔ２メモリアドレスに変換さ
れる。
ｖＩＫ２図は本発明の一実施例を示すシステムブロック
図であり、複数のＣＰＵ１が共通バス２上に接続されて
いる（図示の例で￥ｉ１ｏ＋１＋の２台）。
図であり、複数のＣＰＵ１が共通バス２上に接続されて
いる（図示の例で￥ｉ１ｏ＋１＋の２台）。
この例では、メモリ３は１ブロツクで構成されているが
、ＣＰ［Ｊと同様共通バス上に分散されていても良い。
、ＣＰ［Ｊと同様共通バス上に分散されていても良い。
良だし、ＣＰＵＫよるメモリアク七スのアドレス認識は
必ず排他的になっていなければならない。各ＣＰＵは、
Ｏ８の支配するところに従って、メモリにアクセスし、
命令の読出しと実行およびデータの読出しと書込みを行
なう。
必ず排他的になっていなければならない。各ＣＰＵは、
Ｏ８の支配するところに従って、メモリにアクセスし、
命令の読出しと実行およびデータの読出しと書込みを行
なう。
第１図は、ＣＰＵＩ内のプログラムアドレス１１が、共
通バス上のメモリアドレス１２に変換すれる方式を示す
論理ブロック図である。レジスタ１３はＣＰＵ１に与え
られ之ＣＰＵ番号を保持し、ＣＰＵから与えられるプロ
グラムのアドレス１１は、このＣＰＵ番号と合成されて
共通バス上のアドレスに変換される。このＣＰＵ番号は
、ＣＰＵ毎に排他的に与えられており、共通バス上のア
ドレスもま几区域を重ねることなく与えられる。
通バス上のメモリアドレス１２に変換すれる方式を示す
論理ブロック図である。レジスタ１３はＣＰＵ１に与え
られ之ＣＰＵ番号を保持し、ＣＰＵから与えられるプロ
グラムのアドレス１１は、このＣＰＵ番号と合成されて
共通バス上のアドレスに変換される。このＣＰＵ番号は
、ＣＰＵ毎に排他的に与えられており、共通バス上のア
ドレスもま几区域を重ねることなく与えられる。
以上説明し足ように本発明は、ＣＰＵ番号によってメモ
リに対するＣＰＵのアクセスアドレスを修飾することに
エリ、メモリをハードウェア的に分割することができ、
しかもプログラム的にはそれぞれ自分がメモリの最初か
ら載っているように見える。この方式により、共通バス
上に複数のＣＰＵを接続してそれぞれに異なり之Ｏ８を
走らせられることができ、入出力（Ｉｌｏ）装置の共通
利用が実現でき、システム価格を安価にする効果がある
。
リに対するＣＰＵのアクセスアドレスを修飾することに
エリ、メモリをハードウェア的に分割することができ、
しかもプログラム的にはそれぞれ自分がメモリの最初か
ら載っているように見える。この方式により、共通バス
上に複数のＣＰＵを接続してそれぞれに異なり之Ｏ８を
走らせられることができ、入出力（Ｉｌｏ）装置の共通
利用が実現でき、システム価格を安価にする効果がある
。
第１図は本発明の一実施例を示すプログラムアドレスを
共通バスアドレスに変換する方式を示す論理ブロック図
、第２図はシステムブロック図である。 １・・・・ＣＰＵ、２・・・・共通バス、３・・・・メ
モリ、１１・・・拳プログラムのアドレス、１２・・・
・共通バス上のアドレス、１３・・・φアドレス修飾用
レジスタ。
共通バスアドレスに変換する方式を示す論理ブロック図
、第２図はシステムブロック図である。 １・・・・ＣＰＵ、２・・・・共通バス、３・・・・メ
モリ、１１・・・拳プログラムのアドレス、１２・・・
・共通バス上のアドレス、１３・・・φアドレス修飾用
レジスタ。
Claims (1)
- メモリから命令を読出し実行する複数のＣＰＵを共通バ
ス上に接続してなるマルチプロセッサ方式において、Ｃ
ＰＵから与えられるメモリアドレスを各ＣＰＵごとに予
め与えられたＣＰＵ番号に従つて修飾する手段を設けた
ことを特徴とするマルチプロセッサアドレス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP501386A JPS62164155A (ja) | 1986-01-16 | 1986-01-16 | マルチプロセツサアドレス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP501386A JPS62164155A (ja) | 1986-01-16 | 1986-01-16 | マルチプロセツサアドレス方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62164155A true JPS62164155A (ja) | 1987-07-20 |
Family
ID=11599652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP501386A Pending JPS62164155A (ja) | 1986-01-16 | 1986-01-16 | マルチプロセツサアドレス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62164155A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219777B1 (en) | 1997-07-11 | 2001-04-17 | Nec Corporation | Register file having shared and local data word parts |
-
1986
- 1986-01-16 JP JP501386A patent/JPS62164155A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6219777B1 (en) | 1997-07-11 | 2001-04-17 | Nec Corporation | Register file having shared and local data word parts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5608881A (en) | Microcomputer system for accessing hierarchical buses | |
| US7793075B2 (en) | Active memory command engine and method | |
| JPS62243058A (ja) | マルチプロセツサシステムの割込制御方法 | |
| US4047245A (en) | Indirect memory addressing | |
| JPS5911921B2 (ja) | 数値制御装置 | |
| JPS5824954A (ja) | アドレス制御方式 | |
| JPS6347835A (ja) | パイプライン計算機 | |
| JPS61264378A (ja) | 記憶回路 | |
| JP3579149B2 (ja) | コンピュータシステム | |
| JPH0377137A (ja) | 情報処理装置 | |
| JPS58176761A (ja) | マルチプロセツサシステムにおける起動回路 | |
| JPS59197946A (ja) | メモリ装置 | |
| JP2962431B2 (ja) | プログラマブルコントローラ | |
| JPS6113628B2 (ja) | ||
| JPS583253B2 (ja) | マルチプロセツサシステム | |
| JPS63271567A (ja) | 非対称密結合マルチプロセツサシステム | |
| JPS6354630A (ja) | デ−タ処理装置 | |
| JPH01258169A (ja) | 共有メモリアドレス指定方式 | |
| JPS61201353A (ja) | アドレス変換装置 | |
| JPS6360427B2 (ja) | ||
| JPS6344235A (ja) | デ−タ処理装置 | |
| JPH01243146A (ja) | 共用メモリアクセス方式 | |
| JPS63208146A (ja) | 入出力手順変換装置 | |
| JPH0133865B2 (ja) | ||
| JPS59106048A (ja) | マイクロプロセツサシステム |