JPH01261027A - 周波数シンセサイザ装置 - Google Patents
周波数シンセサイザ装置Info
- Publication number
- JPH01261027A JPH01261027A JP63089976A JP8997688A JPH01261027A JP H01261027 A JPH01261027 A JP H01261027A JP 63089976 A JP63089976 A JP 63089976A JP 8997688 A JP8997688 A JP 8997688A JP H01261027 A JPH01261027 A JP H01261027A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- controlled oscillator
- voltage controlled
- signal
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/10—Indirect frequency synthesis using a frequency multiplier in the phase-locked loop or in the reference signal path
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、外部からの信号により決定される周波数の信
号を、電圧制御発振器を制御することにより得る周波数
シンセサイザ装置に関する。
号を、電圧制御発振器を制御することにより得る周波数
シンセサイザ装置に関する。
従来の技術
第２図は従来の周波数シンセサイザ装置の構成を示すブ
ロック図である。第２図において、２１は基準信号発振
器で、その出力は固定分周器２２に入力される。２３は
制御信号により１／ （ｐ＋ｎ）と１／ｐの２つの分局
比のうち１つを選択する分局器で、電圧制御発振器２４
の出力が入力される。２５と２６は外部からの信号によ
って分周比を決定するプログラマブルカウンタで、それ
ぞれの出方は制御回路２７に入力されて分周器２３に分
周比切替えの制御信号として送出される。２８は位相比
較器で、固定分周器２２とプログラマブルカウンタ２５
の出力信号の位相差によってスイッチ回路２９を制御す
る。
ロック図である。第２図において、２１は基準信号発振
器で、その出力は固定分周器２２に入力される。２３は
制御信号により１／ （ｐ＋ｎ）と１／ｐの２つの分局
比のうち１つを選択する分局器で、電圧制御発振器２４
の出力が入力される。２５と２６は外部からの信号によ
って分周比を決定するプログラマブルカウンタで、それ
ぞれの出方は制御回路２７に入力されて分周器２３に分
周比切替えの制御信号として送出される。２８は位相比
較器で、固定分周器２２とプログラマブルカウンタ２５
の出力信号の位相差によってスイッチ回路２９を制御す
る。
スイッチ回路２９の出力はフィルタ回路３０を通して電
圧制御発振器２４に制御信号として加えられる。
圧制御発振器２４に制御信号として加えられる。
次に上記従来例の動作について説明する。第２図におい
て、位相比較器２８に加えられる２つの信号の位相が一
致している場合はスイッチ回路２９の出力は開放である
が、固定分周器２２の側の信号の位相が早い場合は正電
位に、プログラマブルカウンタ２５の側の信号の位相が
早い場合は負電位もしくはアースに接続する。その結果
、電圧制御発振器２４の発振周波数は位相比較器２８に
入力する２つの信号の位相差が常に一致するところに制
御される。一方プログラマブルカウンタ２５と２６の出
力が入力される制御回路２７は、プログラマブルカウン
タ２６の出力を得て分周器２３の分周比を１／（ｐ＋ｎ
）より１ ／ ｐに変更する制御信号を送出する。
て、位相比較器２８に加えられる２つの信号の位相が一
致している場合はスイッチ回路２９の出力は開放である
が、固定分周器２２の側の信号の位相が早い場合は正電
位に、プログラマブルカウンタ２５の側の信号の位相が
早い場合は負電位もしくはアースに接続する。その結果
、電圧制御発振器２４の発振周波数は位相比較器２８に
入力する２つの信号の位相差が常に一致するところに制
御される。一方プログラマブルカウンタ２５と２６の出
力が入力される制御回路２７は、プログラマブルカウン
タ２６の出力を得て分周器２３の分周比を１／（ｐ＋ｎ
）より１ ／ ｐに変更する制御信号を送出する。
さらにプログラマブルカウンタ２５の出力を得たところ
で分周比を１／（ｐ＋ｎ）に戻すとともに、プログラマ
ブルカウンタ２５と２６をプリセットする。
で分周比を１／（ｐ＋ｎ）に戻すとともに、プログラマ
ブルカウンタ２５と２６をプリセットする。
ここでプログラマブルカウンタ２５と２６の設定値Ｎと
Ａは常にＮ≧Ａの関係を有している。したがって第２図
に示した各々の分周比から位相比較器２８の入力信号の
位相が一致して安定になるための条件は、基準信号発振
器２１の発振周波数をｆＲ１固定分周器２２の設定値を
ｒ、電圧制御発振器２４の発振周波数をｆ ｖｃｏとす
ると、 である。よって電圧制御発振器２４の発振周波数ｆ ｖ
ｏｏは Ｒ ｆｖｃｏ＝ （Ｐ Ｎ＋ ｎ Ａ）− である。このように、上記従来の周波数シンセサイザ装
置では外部からの信号によりＮとＡの値をＲ 設定することにより、位相比較周波数を−をもとにして
、希望の周波数の信号を得ることができる。
Ａは常にＮ≧Ａの関係を有している。したがって第２図
に示した各々の分周比から位相比較器２８の入力信号の
位相が一致して安定になるための条件は、基準信号発振
器２１の発振周波数をｆＲ１固定分周器２２の設定値を
ｒ、電圧制御発振器２４の発振周波数をｆ ｖｃｏとす
ると、 である。よって電圧制御発振器２４の発振周波数ｆ ｖ
ｏｏは Ｒ ｆｖｃｏ＝ （Ｐ Ｎ＋ ｎ Ａ）− である。このように、上記従来の周波数シンセサイザ装
置では外部からの信号によりＮとＡの値をＲ 設定することにより、位相比較周波数を−をもとにして
、希望の周波数の信号を得ることができる。
発明が解決しようとする課題
しかしながら、上記従来の周波数シンセサイザ装置では
電圧制御発振器の出力信号周波数は位相比較周波数の整
数倍に限られていた。そのため電圧制御発振器の出力信
号周波数の設定間隔を小さくしようとすると、位相比較
周波数を低くするためにスイッチ回路で発生する雑音の
周波数も低くなり、フィルタ回路を通過する雑音の量が
増加するために電圧制御発振器の出力信号に雑音が重畳
されてしまう問題があった。また一方この雑音を阻止す
るためにフィルタ回路のカットオフ周波数を下げると系
全体の応答速度が低下して、電圧制御発振器の出力信号
周波数が安定になるまでの時間が長くなるという問題が
あった。
電圧制御発振器の出力信号周波数は位相比較周波数の整
数倍に限られていた。そのため電圧制御発振器の出力信
号周波数の設定間隔を小さくしようとすると、位相比較
周波数を低くするためにスイッチ回路で発生する雑音の
周波数も低くなり、フィルタ回路を通過する雑音の量が
増加するために電圧制御発振器の出力信号に雑音が重畳
されてしまう問題があった。また一方この雑音を阻止す
るためにフィルタ回路のカットオフ周波数を下げると系
全体の応答速度が低下して、電圧制御発振器の出力信号
周波数が安定になるまでの時間が長くなるという問題が
あった。
本発明はこのような従来の問題を解決するものであり、
位相比較周波数を低くせずに電圧制御発振器の出力信号
の周波数設定間隔を小さくできる周波数シンセサイザ装
置を提供することを目的とするものである。
位相比較周波数を低くせずに電圧制御発振器の出力信号
の周波数設定間隔を小さくできる周波数シンセサイザ装
置を提供することを目的とするものである。
課題を解決するための手段
上記問題を解決するために、本発明は、電圧制御発振器
に接続されて、制御回路により２つの分周比のうち１つ
を選択して電圧制御発振器の信号を分周する分周器と、
２つのプログラマブルカウンタの間に逓倍器を介装した
ものである。
に接続されて、制御回路により２つの分周比のうち１つ
を選択して電圧制御発振器の信号を分周する分周器と、
２つのプログラマブルカウンタの間に逓倍器を介装した
ものである。
作用
上記の構成により、逓倍器を設けることで、位相比較周
波数をその逓倍数だけ高くすることができ、そのため、
電圧制御発振器の出力信号の周波数設定間隔が小さくと
も出力信号に雑音が重畳されたり出力信号周波数が安定
になるまでの時間が長くなるのを防ぐことができる。
波数をその逓倍数だけ高くすることができ、そのため、
電圧制御発振器の出力信号の周波数設定間隔が小さくと
も出力信号に雑音が重畳されたり出力信号周波数が安定
になるまでの時間が長くなるのを防ぐことができる。
実施例
以下本発明の一実施例を図面に基づいて説明する。
第１図は本発明の一実施例の周波数シンセサイザ装置の
ブロック図である。第１図において、１は基準信号発振
器で、その出力は固定分周器２に入力される。３は制御
信号により１／ （ｐ＋ｎ）と１ ／ ｐの２つの分周
比のどちらか１つを選択することのできる分周器で、電
圧制御発振器４の出力が入力される。５と６は外からの
信号によって分周比を設定するプログラマブルカウンタ
で、それぞれの出力はそれぞれ制御回路７に接続されて
分周器３に分周比切替え制御信号として送出される。８
は位相比較器で、固定分周器２とプログラマブルカウン
タ５の出力信号の位相差によってスイッチ回路９を制御
する。スイッチ回路９の出力はフィルタ回路１０を通し
て電圧制御発振器４に、制御信号として加えられる。１
１はｍなる逓倍数を持つ逓倍器で、分周器３と２つのプ
ログラマブルカウンタ５，６の間に介装されている。
ブロック図である。第１図において、１は基準信号発振
器で、その出力は固定分周器２に入力される。３は制御
信号により１／ （ｐ＋ｎ）と１ ／ ｐの２つの分周
比のどちらか１つを選択することのできる分周器で、電
圧制御発振器４の出力が入力される。５と６は外からの
信号によって分周比を設定するプログラマブルカウンタ
で、それぞれの出力はそれぞれ制御回路７に接続されて
分周器３に分周比切替え制御信号として送出される。８
は位相比較器で、固定分周器２とプログラマブルカウン
タ５の出力信号の位相差によってスイッチ回路９を制御
する。スイッチ回路９の出力はフィルタ回路１０を通し
て電圧制御発振器４に、制御信号として加えられる。１
１はｍなる逓倍数を持つ逓倍器で、分周器３と２つのプ
ログラマブルカウンタ５，６の間に介装されている。
次に、上記実施例の動作について説明する。第１図にお
いて、制御回路７はプログラマブルカウンタ６の出力を
得て分周器３の分周比を１／（ｐ十ｎ）よりｌ ／ ｐ
に変更する制御信号を送出し、プログラマブルカウンタ
５の出力を得て分周比を１／（ｐ＋ｎ）に戻すとともに
プログラマブルカウンタ５と６をプリセットする。電圧
制御発振器４の発振周波数は位相比較器に入力される信
号の位相が一致するところに制御される。その結果第１
図に示した各々の分周比から位相比較器８の入力信号の
位相が一致して安定になるための条件は。
いて、制御回路７はプログラマブルカウンタ６の出力を
得て分周器３の分周比を１／（ｐ十ｎ）よりｌ ／ ｐ
に変更する制御信号を送出し、プログラマブルカウンタ
５の出力を得て分周比を１／（ｐ＋ｎ）に戻すとともに
プログラマブルカウンタ５と６をプリセットする。電圧
制御発振器４の発振周波数は位相比較器に入力される信
号の位相が一致するところに制御される。その結果第１
図に示した各々の分周比から位相比較器８の入力信号の
位相が一致して安定になるための条件は。
基準信号発振器１の発振周波数をｆＲ１固定分周器２の
設定値をｒ、電圧制御発振器４の発振周波数をｆ Ｖ（
！Ｏとすると、 ｐＮ＋ｎＡ である。したがって電圧制御発振器４の発振周波数ｆ
ｖｃｏは である。このように、上記実施例によれば電圧制御発振
器４の出力信号周波数の設定値を位相比較周波数ｆｉ／
ｒよりも逓倍器１１の逓倍数だけ細かく設定することが
できるという利点を有する。また、上記実施例によれば
、位相比較周波数ｆＲ／ｒを低くしなくてすむので、電
圧制御発振器４の出力信号に雑音が重畳したり、周波数
が安定になるまでの時間が長くなることを避けることが
できるという効果を有する。なお、上記実施例では逓倍
器１１の逓倍数と固定分周器２の分局比をそれぞれ固定
にしているが、外部からの設定によって変更できてもよ
い。この場合はさらに細かい周波数の設定できる効果を
得ることができる。
設定値をｒ、電圧制御発振器４の発振周波数をｆ Ｖ（
！Ｏとすると、 ｐＮ＋ｎＡ である。したがって電圧制御発振器４の発振周波数ｆ
ｖｃｏは である。このように、上記実施例によれば電圧制御発振
器４の出力信号周波数の設定値を位相比較周波数ｆｉ／
ｒよりも逓倍器１１の逓倍数だけ細かく設定することが
できるという利点を有する。また、上記実施例によれば
、位相比較周波数ｆＲ／ｒを低くしなくてすむので、電
圧制御発振器４の出力信号に雑音が重畳したり、周波数
が安定になるまでの時間が長くなることを避けることが
できるという効果を有する。なお、上記実施例では逓倍
器１１の逓倍数と固定分周器２の分局比をそれぞれ固定
にしているが、外部からの設定によって変更できてもよ
い。この場合はさらに細かい周波数の設定できる効果を
得ることができる。
発明の効果
以上のように、本発明によれば、周波数シンセサイザの
位相比較周波数を出力信号周波数の設定間隔よりも高く
したものであり、出方信号の周波数間隔をより細かく設
定できるという利点を有する。そして、更に位相比較周
波数が高いため出力信号に雑音が重畳されたり、周波数
が安定になるまでの時間が長くなるのを避けることがで
きるという効果を有する。
位相比較周波数を出力信号周波数の設定間隔よりも高く
したものであり、出方信号の周波数間隔をより細かく設
定できるという利点を有する。そして、更に位相比較周
波数が高いため出力信号に雑音が重畳されたり、周波数
が安定になるまでの時間が長くなるのを避けることがで
きるという効果を有する。
第１図は本発明の一実施例における周波数シンセサイザ
の概略ブロック図、第２図は従来の周波数シンセサイザ
装置の概略ブロック図である。 １・・・基準信号発生器、２・・・固定分周器、３・・
・分周器、４・・・電圧制御発振器、５，６・・・プロ
グラマブルカウンタ、７・・・制御回路、８・・・位相
比較器、９・・・スイッチ回路、１０・・・フィルタ回
路、１１・・・逓倍器。 第１図 ／−、ＦＪドイエ 号′発丁器 ？・−固定分尚器 ３−分間器 ４・電圧制得２発振器 ５、６−４ｏフラマフ゛ンムηウンタ １１、−血冶器
の概略ブロック図、第２図は従来の周波数シンセサイザ
装置の概略ブロック図である。 １・・・基準信号発生器、２・・・固定分周器、３・・
・分周器、４・・・電圧制御発振器、５，６・・・プロ
グラマブルカウンタ、７・・・制御回路、８・・・位相
比較器、９・・・スイッチ回路、１０・・・フィルタ回
路、１１・・・逓倍器。 第１図 ／−、ＦＪドイエ 号′発丁器 ？・−固定分尚器 ３−分間器 ４・電圧制得２発振器 ５、６−４ｏフラマフ゛ンムηウンタ １１、−血冶器
Claims (1)
- １、基準信号発生器と、その信号を分周する第１の分周
器と、制御端子に加えられる制御電圧により周波数が制
御される電圧制御発振器と、制御回路により２つの分周
比のうち１つを選択して前記電圧制御発振器の信号を分
周する第２の分周器と、外からの信号により分周比が決
定され、入力が並列に接続された２つのプログラマブル
カウンタと、第１の分周器と２つのうち片方のプログラ
マブルカウンタの出力信号の位相を比較する位相比較回
路と、その位相比較回路の出力信号により正電位と負電
位を切替えて出力するスイッチ回路と、そのスイッチ回
路の出力信号を平滑にして電圧制御発振器の制御電圧を
得るためのフィルタ回路と、前記第２の分周器と２つの
プログラマブルカウンタの間に介装された逓倍器とを備
えた周波数シンセサイザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089976A JPH01261027A (ja) | 1988-04-12 | 1988-04-12 | 周波数シンセサイザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63089976A JPH01261027A (ja) | 1988-04-12 | 1988-04-12 | 周波数シンセサイザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01261027A true JPH01261027A (ja) | 1989-10-18 |
Family
ID=13985704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63089976A Pending JPH01261027A (ja) | 1988-04-12 | 1988-04-12 | 周波数シンセサイザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01261027A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109450445A (zh) * | 2018-10-26 | 2019-03-08 | 中国电子科技集团公司第四十研究所 | 一种可变环路带宽频率合成装置、系统及方法 |
-
1988
- 1988-04-12 JP JP63089976A patent/JPH01261027A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109450445A (zh) * | 2018-10-26 | 2019-03-08 | 中国电子科技集团公司第四十研究所 | 一种可变环路带宽频率合成装置、系统及方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| US4516083A (en) | Fast lock PLL having out of lock detector control of loop filter and divider | |
| JPH0447812A (ja) | 周波数シンセサイザ | |
| JPS6256689B2 (ja) | ||
| JP2000209033A (ja) | 位相同期ル―プ回路及びそれを使用した周波数変調方法 | |
| JPH01261027A (ja) | 周波数シンセサイザ装置 | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JPS5932974B2 (ja) | 電力系統に連系するインバ−タの制御方式 | |
| JPH042217A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH08274628A (ja) | デジタルｐｌｌ | |
| GB2089603A (en) | Frequency Synthesisers | |
| JP3281833B2 (ja) | Ｐｌｌ回路 | |
| SU1197073A2 (ru) | Цифровой синтезатор частот | |
| JPS6359008A (ja) | Ｆｍ変調回路 | |
| JPS5846586Y2 (ja) | 位相同期ル−プを有する回路 | |
| JPS6397016A (ja) | 位相同期発振回路 | |
| JP3393172B2 (ja) | 周波数ホッピング発振装置 | |
| JPH0336114Y2 (ja) | ||
| JPS5464956A (en) | Pll circuit | |
| JPH04100412A (ja) | 位相同期ループ回路 | |
| JPH0488721A (ja) | 周波数シンセサイザ | |
| JPH0224414B2 (ja) | ||
| SU579682A1 (ru) | Синтезатор частот | |
| JPS6253520A (ja) | 周波数シンセサイザ | |
| JPS6074973A (ja) | 同期式ｐｗｍインバ−タの基準信号作成回路 |