JPH01261761A - コンピュータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンピュータ装置に係り、特にコンピュー
タ装置、に接続される・入出力機器をコントロールする
ＢＩＯＳシステムの起動を制御する装置に関するもので
ある。

［従来の技術］ 従来、この種のコンピュータ装置においては、ＲＯＭ等
の記憶媒体に記憶されたＢ　Ｉ　ＯＳ　（ＢａｓｉｃＩ
ｎｐｕｔ　０ｕｔｐｕｔ　Ｓｙｓｔｅｍ）プログラムを
読み出して人出力をコントロールしている。

そして、電源が投入されると、ＣＰＵがＲＯＭ上のＢＩ
ＯＳプログラム格納アドレスを出力して、ＢＩＯＳプロ
グラムの読み出しを実行する。

ところが、ＣＰＵの最小サイクル時間よりも、ＲＯＭア
クセスタイムが長いため、ＣＰＵにウェイトサイクルを
挿入して、ＲＯＭのアクセスタイムを調整している。

〔発明が解決しようとする課題〕

このように、従来のコンピュータ装置においてＣＰＵが
ＢＩＯＳプログラムをリードする際には、ウェートステ
ートを挿入する必要があるため、ＣＰＵの最小サイクル
による処理を阻害して、高速アクセスによるデータ処理
を効率を大幅に低下させてしまう問題点があった。

なお、この種の問題を高速アクセス型のＲＯＭにより改
善しようとしても、ＲＯＭの価格が非常に高いためトー
タルコストを引き上げる要因となってしまう。

この発明は、上記の問題点を解決するためになされたも
ので、ＲＯＭの所定アドレスに記憶されたＢＩＯＳプロ
グラムのリードアクセス発生時に高速アクセス型のＲＡ
Ｍの所定アドレスからＢＩＯＳプログラムを書き込み、
その後に発生するＲＯＭアクセス要求をＲＡＭアクセス
に変更することにより、ＲＯＭアクセスアドレスを変更
することなくＲＡＭからＢＩＯＳプログラムを随時高速
に読み出し制御できるコンピュータ装置を得ることを目
的とする。

〔課題を解決するための手段〕

この発明に係るコンピュータ装置は、リードオンリメモ
リに記憶される基本入出力プログラムを所定アドレスか
ら記憶するランダムアクセスメモリと、リードオンリメ
モリから読み出される基本入出力プログラムをランダム
アクセスメモリの所定アドレスから書き込む基本入出力
プログラム書込み手段と、この基本入出力プログラム書
込み手６段によるランダムアクセスメモリへの基本入出
力プログラム書き込み終了後、リードオンリメモリへの
メモリアクセスを禁止するマスク信号を発生させるマス
ク信号発生手段と、このマスク信号発生手段から出力さ
れるマスク信号送出状態とアドレス信号とに基づいて前
記リードオンリメモリのアクセス要求をランダムアクセ
スメモリの所定アドレスアクセス要求に変換するメモリ
アクセス制御手段とを設けたものである。

〔作用） この発明においては、基本入出力プログラム書込み手段
によりリードオンリメモリから読み出される基本入出力
プログラムがランダムアクセスメモリの所定アドレスか
ら順次書き込まれ、基本入出力プログラムのランダムア
クセスメモリへの書き込みが終了すると、マスク信号発
生手段がリードオンリメモリへのメモリアクセスを禁止
するマスク信号を発生する。そして、この状態下におい
て、メモリアクセス制御手段がマスク信号送出状態とア
ドレス信号とをモニタしてリードオンリメモリのアクセ
ス要求をランダムアクセスメモリの所定アドレスアクセ
ス要求に変換し、ランダムアクセスメモリに格納された
基本入出力プログラム読み出しを実行させる。

〔実施例〕

第１図はこの発明の一実施例を示すコンピュータ装置の
構成を説明するブロック図であり、１はＣＰＵ回路で、
ＣＰＵおよびその周辺回路から構成され、リード信号、
ライト信号、アドレス信号等を出力する。２はＲＯＭで
、基本入出力プログラム（Ｂａｓｉｃ　Ｉｎｐｕｔ　０
ｕｔｐｕｔ　Ｓｙｓｔｅｍ）を、例えばアドレスＦＯＯ
ＯＯ−ＦＦＦＦＦに対応して記憶している。３はＲＡＭ
で、ＲＯＭ２に記憶された基本入出力プログラムを記憶
する領域Ｅ１およびＣＰＵ回路１のワークエリアとして
機能する領域Ｅ２から構成され、領域Ｅ１はアドレスが
０００００−ＤＦＦＦＦが割り振られ、領域Ｅ２はアド
レスがＥＯＯＯＯ−ＦＯＯＯＯがあらかじめ割り振られ
である。

４はメモリリード信号で、ＣＰＵ回路１からアンドゲー
ト５に出力される。アンドゲート５にはこの発明のマス
ク信号発生手段となるマスク信号発生器７よりマスク信
号６が入力され、マスク信号６とメモリリード信号４と
の論理積によりメモリリード信号４（メモリアクセス要
求）のＲＯＭ２への送出を禁止する。

８はこの発明のメモリアクセス制御手段となるＲＡＭア
ドレス制御器で、アドレスバス９上のアドレス信号をモ
ニタし、例えばアドレスの内容がＦＯＯＯＯ−ＦＦＦＦ
Ｆの場合にアドレスラインＡ１６をＬレベルに設定し、
アドレスの内容がＦ　００００−’Ｆ　Ｆ　Ｆ　Ｆ　Ｆ
以外の場合には、ＣＰＵ回路１が出力したアドレスライ
ンＡｌｅの内容を直接ＲＡＭ３のアドレス情報として出
力する。これにより、アドレスの内容がＦＯＯＯＯ−Ｆ
ＦＦＦＦの場合にアドレスラインＡＩ８がＬレベルとな
るため、アドレスの内容がＥＯＯＯＯ−ＥＦＦＦＦに変
更される。

なお、ＣＰＵ回路１はこの発明の基本入出力プログラム
書込み手段を兼ねており、ＲＯＭ２のアドレスＦＯＯＯ
Ｏ−ＦＦＦＦＦをアクセスして、基本入出力プログラム
を読み出し、ＲＡＭ３のアドレスＥ００００−ＦＯＯＯ
Ｏに書き込み、この書き込み終了後、マスク信号発生器
７にマスク信号６をＬレベルに設定する指示を出力する
。

第２図は、第１図に示したＲＡＭ３のメモリマツプ変更
処理を説明する標式図であり、第１図と同一のものには
同じ符合を付しである。

（ａ）はマスク信号６がＨレベル状態下のメモリマツピ
ング状態に対応し、（ｂ）はマスク信号６がＬレベル状
態下のメモリマツピング状態に対応する。

先ず、第２図を参照しながらＢＩＯＳプログラムのＲＡ
Ｍ３への書き込み処理について説明する。

先ず、電源投入後、ＣＰＵ回路１がメモリリード信号４
をＨレベルに設定するとともに、マスク信号発生器７か
らのマスク信号６をＨレベルに設定する指示信号を出力
する。

これにより、第２図（ａ）に示すように、ＲＯＭ２のア
ドレスＦＯＯＯＯ−ＦＦＦＦＦがアクセスされ、ＲＯＭ
２に格納されたＢＩＯＳプログラムを読み出し、ＣＰＵ
回路１がアドレスバス９に出力したアドレスＥＯＯＯＯ
−ＥＦＦＦＦに従ってＲＡＭ３の領域Ｅ２に書き込む。

次いで、ＣＰＵ回路１がマスク信号発生器７からのマス
ク信号６をＬレベルに設定する指示信号を出力する。こ
れにより、アンドゲート５からメモリリード信号４がＲ
ＯＭ２に出力されるので、ＣＰＵ回路１からのＲＯＭ２
に対するアクセスが禁止される。

ここで、ＲＡＭアドレス制御器８はＣＰＵ回路１がアド
レスバス９上に出力したアドレスを監視。

し、その内容がＦＯＯＯＯ−ＦＦＦＦＦで、かつマスク
信号発生器７麻らのマスク信号６がＬレベルの場合には
、アドレスラインＡＩ６を強制的にＬレベルに設定する
。

これにより、ＣＰＵ回路１がＲＯＭ２に対するアドレス
ＦＯＯＯＯ−ＦＦＦＦＦをアドレスバス９に出力しても
、ＲＡＭアドレス制御器８がそのアクセスをＲＡＭ３の
領域Ｅ２に対するアドレス、すなわちアドレスＥＯＯＯ
Ｏ−ＥＦＦＦＦに対するメモリアクセス要求に変換して
しまうため、第２図の（ｂ）に示したメモリマツピング
が施された状態を仮想するハード構成が構築された状態
になる。

なお、上記実施例ではＲＯＭ２をＣＰＵ回路１から切り
離す場合に、メモリリード信号４の送出を禁止すること
により達成したが、ＣＰＵ回路１から出力されるアドレ
スをデコードしてＲＯＭ２へのチップセレクト信号のＲ
ＯＭ２への送出を禁止する構成としても同様の効果が期
待できる。

第３図はこの発明によるＲＡマクセス処理の一例を説明
するフローチャートである。なお、（１）〜（１１）は
各ステップを示す 先ず、電源が投入されるのを待機しく１）　、電源が投
入されたら、メモリリード信号４をＨレベルに、すなわ
ち「１」にセットする（２）。次いで、マスク信号６を
「１」にセットする（３）。これにより、ＲＯＭ２のア
クセスが可能となり、ＣＰＵ回路１がＲＯＭ２に格納さ
れたＢＩＯＳプログラムを読み出し、ＲＡＭ３のアドレ
スＥＯＯＯＯ−ＥＦＦＦＦへの書き込みを開始する。次
いで、ＢＩＯＳプログラムの書き込み終了を待機しく４
）、書き込みが終了したら、マスク信号６を「０」とし
く５）　、ＣＰＵ回路１からのＲＯＭ２のアクセスを禁
止する（６）。

次いで、ＲＡＭアドレス制御器８がアドレスを読み出し
くフ）、その内容がＲＯＭ２に対するアドレスＦＯＯＯ
Ｏ−ＦＦＦＦＦであるかどうかを判断しく８）、ＹＥＳ
ならばアドレスラインＡＩｅをＬレベルに強制設定しく
９）、ＲＯＭ２に対するアドレス１″００００−ＦＦＦ
ＦＦへのメモリアクセス要求をＲＡＭ３のアドレスＥＯ
ＯＯＯ−ＥＦＦＦＦへのメモリアクセス要求に変更しく
１０）、他の処理に移行する。

一方、ステップ（８）の判断で、ＮＯの場合は指定され
たアドレスでＲＡＭ３をアクセスさせ（１１）、他の処
理に移行する。

〔発明の効果〕

以上説明したようにこの発明は、リードオンリメモリに
記憶される基本入出力プログラムを所定アドレスから記
憶するランダムアクセスメモリと、リードオンリメモリ
から読み出される基本入出力プログラムをランダムアク
セスメモリの所定アドレスから書き込む基本入出力プロ
グラム書込み手段と、この基本入出力プログラム書込み
手段によるランダムアクセスメモリへの基本入出力プロ
グラム書き込み終了後、リードオンリメモリへのメモリ
アクセスを禁止するマスク信号を発生させるマスク信号
発生手段と、このマスク信号発生手段から出力されるマ
スク信号送出状態とアドレス信号とに基づいてリードオ
ンリメモリのアクセス要求をランダムアクセスメモリの
所定アドレスアクセス要求に変換するメモリアクセス制
御手段とを設けたので、リードオンリメモリに記憶され
る基本入出力プログラムの格納アドレスに対するメモリ
アクセス要求をランダムアクセスメモリに格納された基
本入出力プログラムの格納アドレスに対するメモリアク
セスとするハードウェアを構成でき、リードオンリメモ
リに記憶される基本入出力プログラムの格納アドレスを
変更することなく、基本入出力プログラム起動を制御で
き、リードオンリメモリのメモリマツプ構成を変更する
ことなく、基本入出力プログラムをランダムアクセスメ
モリに書き込むことができる。

従って、ＲＯＭアクセスアドレスを変更することなく、
ＲＡＭからＢＩＯＳプログラムを随時高速に読み出し制
御できる安価なコンピュータシステムを構築できる優れ
た効果を奏する。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すコンピュータ装置の
構成を説明するブロック図、第２図は、第１図に示した
ＲＡＭのメモリマツプ変更処理を説明する模式図、第３
図はこの発明によるＲＡマクセス処理の一例を説明する
フローチャートである。 図中、１はＣＰＵ回路、２はＲＯＭ、３はＲＡＭ、４は
メモリリード信号、５はアンドゲート、６はマスク信号
、７はマスク信号発生器、８はＲＡＭアドレス制ａ器、
９はアドレスバスである。 第１図

Claims (1)

【特許請求の範囲】
1. リードオンリメモリに記憶された基本入出力プログラム
   を読み出して、入出力データを処理するコンピュータ装
   置において、前記リードオンリメモリに記憶される基本
   入出力プログラムを所定アドレスから記憶するランダム
   アクセスメモリと、前記リードオンリメモリから読み出
   される基本入出力プログラムを前記ランダムアクセスメ
   モリの所定アドレスから書き込む基本入出力プログラム
   書込み手段と、この基本入出力プログラム書込み手段に
   よるランダムアクセスメモリへの基本入出力プログラム
   書き込み終了後、前記リードオンリメモリへのメモリア
   クセスを禁止するマスク信号を発生させるマスク信号発
   生手段と、このマスク信号発生手段から出力されるマス
   ク信号送出状態とアドレス信号とに基づいて前記リード
   オンリメモリのアクセス要求をランダムアクセスメモリ
   の所定アドレスアクセス要求に変換するメモリアクセス
   制御手段とを具備したことを特徴とするコンピュータ装
   置。