JPH01263850A - メモリ空間拡張方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アドレス線のビット数で決定されるサイズ以
上のメモリ空間のアクセスを可能とするメモリ空間拡張
方式に関する。

〔従来の技術〕

従来のこの種のメモリ空間拡張方式は、マイクロプロセ
ッサから見て同一のメモリ空間に複数のメモリバンクを
設けると共に、マイクロプロセッサからのバンク選択デ
ータを保持するバンクレジスタと、このバンクレジスタ
の内容をデコードして何れか一つのバンクメモリを選択
するバンク選択回路とを設け、マイクロプロセッサはア
クセスしたいメモリバンクの番号をバンクレジスタに設
定した後、そのメモリバンクをアクセスし、別のメモリ
バンクをアクセスするときはバンクレジスタの内容を書
き替える方式となっていた。

〔発明が解決しようとする課題〕

上述した従来のメモリ空間拡張方式では、メモリバンク
の切り替えの度に、マイクロプロセッサはバンクレジス
タにアクセスして新たにメモリバンクの番号を設定しな
ければならないので、異なるメモリバンクにまたがるデ
ータ転送等のアクセスを連続して行うことが困難である
という問題点があった。

本発明はこのような従来の問題点を解決したものであり
、その目的は、メモリバンク間にまたがるアクセスを連
続的に行うことができるメモリ空間拡張方式を提供する
ことにある。

〔課題を解決するための手段〕

本発明は上記の目的を達成するために、ｎビットのアド
レス線でメモリ空間がアドレスされるメモリシステムに
おいて、各々が２ｎ語のサイズを持ち且つ同じ開始アド
レスＳと同じ終了アドレスＥとを持つ第１番から第に番
までのに個のメモリ空間Ｍｉ〜Ｍｋと、終了アドレスＥ
、開始アドレスＳの順でメモリアクセスが行われたか、
開始アドレスＳ、終了アドレスＥの順でメモリアクセス
が行われたかを検出する検出手段とを有し、前記に個の
メモリ空間の内の一つのメモリ空間Ｍｉが選択されてい
る状態において、前記検出手段により終了アドレスＥ、
開始アドレスＳの順でメモリアクセスが行われたことが
検出されたとき前記メモリ空間Ｍｉに代えてメモリ空間
Ｍ１．１を選択し、が１記検出手段により開始アドレス
Ｓ、終了アドレスＥの１ｌｔｉでメモリアクセスが行わ
れたことが検出されたとき前記メモリ空間Ｍｉに代えて
メモリ空間Ｍｉ−１を選択する。

〔作用〕

本発明のメモリ空間拡張方式においては、検出手段が、
終了アドレスＥ、開始アドレスＳの順でメモリアクセス
が行われたか、開始アドレスＳ。

終了アドレスＥの順でメモリアクセスが行われたかを検
出し、Ｋ個のメモリ空間の内の一つのメモリ空間Ｍｉが
選択されていζ状態において、終了アドレスＥ、開始ア
ドレスＳの順でメモリアクセスが行われたときメモリ空
間Ｍｉに代えてメモリ空間Ｍ　１　＋　Ｉが自動的に選
択され、反対に開始アドレスＳ、終了アドレスＥの順で
メモリアクセスが行われたときメモリ空間Ｍｉに代えて
自動的にメモリ空間Ｍ　Ｈ−１が選択されることにより
、異なるメモリ空間にまたがる連続したアクセスを可能
としている。

〔実施例〕

次に、本発明の実施例について図面を参照して詳細に説
明する。

第１図は本発明の一実施例のブロック図であり、■はマ
イクロプロセッサ或いはＤＭＡコントローラ等の処理装
置、２はデータバス、３はアドレスバス、４は制御信号
線、５はバンクレジスタ、６はバンク選択回路、７．〜
７にはメモリバンク、８はバンク自動切替回路、９はゲ
ート回路である。

アドレスバス３のビット数をｎとすると、各メモリバン
ク７１〜７、は各々２ｎ語のサイズのメモリ空間を持ち
、且つ、処理装置１から見たアドレスＯ番地を開始アド
レスＳ、アドレス２ｎ−１番地を終了アドレスＥとして
持つ。

処理装置１は、合計に個のメモリバンク７、〜７、のう
ち、アクセスしたいメモリバンク７、の番号をデータバ
ス２．ゲート回路９を介してバンクレジスタ５に設定す
る。バンクレジスタ５の内容はバンク選択回路６に入力
され、このバンク選択回路６によりバンクレジスタ５に
設定された内容に応じた一つのメモリバンク７正が選択
される。

その後、アドレスバス３にアクセスしたい番地のアドレ
スを送出すると共に制御信号線にリード或いはライトの
制御信号を送出することにより、メモリバンク７、に対
するアクセスを行う。

以上のような動作を行われているとき、アドレスバス３
上のアドレスと制御信号線４上の制御信号とを入力とす
るバンク自動切替回路８は、終了アドレスＥ、開始アド
レスＳの順でメモリアクセスが行われたか、開始アドレ
スＳ、終了アドレスＥの順でメモリアクセスが行われた
かを検出しており、若し、終了アドレスＥ、開始アドレ
スＳの順でメモリアクセスが行われたことを検出したと
きは、バンクレジスタ５の内容が次のメモリバンり７．
。、を指示するように書き替え、反対に開始アドレスＳ
、終了アドレスＥの順でメモリアクセスが行われたこと
を検出したときは、バンクレジスタ５の内容が一つ前の
メモリバンク７ｉ−１を指示するように書き替える。こ
れによって、メモリバンク７□からメモリバンク７８．
ｌ或いはメモリバンク７８−１への連続したアクセスが
可能となる。

第２図はメモリバンク７ト、とメモリバンク７゜との切
り替えの様子を示す図である。バンクレジスタ５にメモ
リバンク７□−１の番号が設定されている状態において
、処理装置ｌが終了アドレス已に続いて開始アドレスＳ
をアクセスすると、■の如くアクセス対象となるメモリ
バンクはメモリバンク７、に切り替わる。また、その後
、処理装置１が開始アクセスＳに続いて終了アドレスＥ
をアクセスすると、■の如くアクセス対象となるメモリ
バンクはメモリバンク７、−８に切り替わる。

バンク自動切替回路８の実現方法は各種考えられるが、
その−例を第１図中に示している。この例では、制御信
号！１ｔｉＡ上の信号を格納タイミングとしてアドレス
バス３上のアドレスを格納する２段のシフトレジスタ８
１と、シフトレジスタ８１の２段目に格納されている直
前のアドレスが終了アドレスＥであり、且つ今回アドレ
スバス３に出力されたアドレスが開始アドレスＳである
ことを検出すると信号ｅｓを出力し、シフトレジスタ８
１の２段目に格納されている直前のアドレスが開始アド
レスＳであり、且つ今回アドレスバス３に出力されたア
ドレスが終了アドレスＥであることを検出すると信号ｓ
ｅを出力するデコーダ８２と、信号ｅｓが出力されたと
きバンクレジスタ５の内容が次のメモリバンクに対応す
る番号となるように書き替える第１の書替回路８３と、
信号ｓｅが出力されたときバンクレジスタ５の内容が直
前のメモリバンクに対応する番号となるように書き替え
る第２の書替回路８４とで構成される。

〔発明の効果〕

以上説明したように、本発明によれば、マイクロプロセ
ッサ等とは独立に自動的にメモリ空間の切り替えができ
るので、異なるメモリ空間にまたがる連続したデータア
クセスが可能となる。このため、大容量ＤＭＡや大規模
メモリブールを持つことが可能となる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図および、第２図
は本発明の動作説明図である。 図において、 １・・・マイクロプロセッサ等の処理装置２・・・デー
タバス ３・・・アドレスバス ４・・・制御信号線 ５・・・バンクレジスタ ６・・・バンク選択回路 ７１〜７ｋ・・・メモリバンク ８・・・バンク自動切替回路

Claims (1)

1. 【特許請求の範囲】 ｎビットのアドレス線でメモリ空間がアドレスされるメ
   モリシステムにおいて、 各々が２＾ｎ語のサイズを持ち且つ同じ開始アドレスＳ
   と同じ終了アドレスＥとを持つ第１番から第Ｋ番までの
   Ｋ個のメモリ空間Ｍ＿１〜Ｍ＿Ｋと、終了アドレスＥ、
   開始アドレスＳの順でメモリアクセスが行われたか、開
   始アドレスＳ、終了アドレスＥの順でメモリアクセスが
   行われたかを検出する検出手段とを有し、 前記Ｋ個のメモリ空間の内の一つのメモリ空間Ｍ＿ｉが
   選択されている状態において、前記検出手段により終了
   アドレスＥ、開始アドレスＳの順でメモリアクセスが行
   われたことが検出されたとき前記メモリ空間Ｍ＿ｉに代
   えてメモリ空間Ｍ＿ｉ＿＋＿１を選択し、前記検出手段
   により開始アドレスＳ、終了アドレスＥの順でメモリア
   クセスが行われたことが検出されたとき前記メモリ空間
   Ｍ＿ｉに代えてメモリ空間Ｍ＿ｉ＿−＿１を選択するこ
   とを特徴とするメモリ空間拡張方式。