JPS6220057A - Ｉｏパネル制御回路 - Google Patents
Ｉｏパネル制御回路Info
- Publication number
- JPS6220057A JPS6220057A JP60159765A JP15976585A JPS6220057A JP S6220057 A JPS6220057 A JP S6220057A JP 60159765 A JP60159765 A JP 60159765A JP 15976585 A JP15976585 A JP 15976585A JP S6220057 A JPS6220057 A JP S6220057A
- Authority
- JP
- Japan
- Prior art keywords
- panel
- circuit
- operating
- signal
- stand
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＩＯパネル側の１０バスとのインタフェース
部の論理回路に関し、特に、バスインタフェース部の論
理回路をパネルの運用／待機状態と結びつけて動作させ
ることによジ、制御部側のＩＯパネル指定プログラムを
簡略化できるようにしたＩＯパネル制御回路に関する。
部の論理回路に関し、特に、バスインタフェース部の論
理回路をパネルの運用／待機状態と結びつけて動作させ
ることによジ、制御部側のＩＯパネル指定プログラムを
簡略化できるようにしたＩＯパネル制御回路に関する。
従来、この種のＩＯパネル制御回路における制御部とＩ
Ｏパネルの関係は、工０バスとのインタフェースにおい
てＩＯパネルの実装位ｔに固定したパネル番号を割り当
てて機器アドレスとし、制御部が有するメモＩＪ ２間
に固定した番地を与えて制御するものであった。
Ｏパネルの関係は、工０バスとのインタフェースにおい
てＩＯパネルの実装位ｔに固定したパネル番号を割り当
てて機器アドレスとし、制御部が有するメモＩＪ ２間
に固定した番地を与えて制御するものであった。
上述した従来の制御方式においては、ＩＯパネルの一部
が現用／予備構成となっている場合、制御部側のプログ
ラムによって、運用状態にあるＩＯパネルを識別してか
ら運用側になっているＩＯパネルの機器アドレスを算出
し、運用側ＩＯパネルにアクセスさせなければならず、
プログラム作成に手数金製するといった問題点を有して
いた。
が現用／予備構成となっている場合、制御部側のプログ
ラムによって、運用状態にあるＩＯパネルを識別してか
ら運用側になっているＩＯパネルの機器アドレスを算出
し、運用側ＩＯパネルにアクセスさせなければならず、
プログラム作成に手数金製するといった問題点を有して
いた。
本発明の目的は、バスインタフェース部の論理回路全パ
ネルの運用／待機状態と結びつけて動作させることによ
り、制御部側のＩＯパネル指指定プログラム量簡略化て
、プログラム作成時の手数を省けるようにした■０パネ
ル制御回路を提供することにある。
ネルの運用／待機状態と結びつけて動作させることによ
り、制御部側のＩＯパネル指指定プログラム量簡略化て
、プログラム作成時の手数を省けるようにした■０パネ
ル制御回路を提供することにある。
前記目的を達成するため本発明による■０パネル制御回
路は、現用・予備構成として使用されるＩＯパネル側の
バスインタフェース回路において、ＩＯパネル番号情報
とＩＯパネル固有番号ｔ′＃報および運用／待機状態信
号を比較する比較回路と、この比較回路からの信号とリ
ード・ライト信号によって記憶回路を動作させる信号を
作成するパネル制御コマンドデコーダ回路と、工０バス
の一部データを記憶する前記記憶回路と、前記比較回路
に運用／待機状態信号を出力するとともに、パネル制御
コマンドデコーダ回路からの信号によってＩＯパネルを
運用状態、待機状態に切替える運用／待機状態設定回路
とで構成されている。
路は、現用・予備構成として使用されるＩＯパネル側の
バスインタフェース回路において、ＩＯパネル番号情報
とＩＯパネル固有番号ｔ′＃報および運用／待機状態信
号を比較する比較回路と、この比較回路からの信号とリ
ード・ライト信号によって記憶回路を動作させる信号を
作成するパネル制御コマンドデコーダ回路と、工０バス
の一部データを記憶する前記記憶回路と、前記比較回路
に運用／待機状態信号を出力するとともに、パネル制御
コマンドデコーダ回路からの信号によってＩＯパネルを
運用状態、待機状態に切替える運用／待機状態設定回路
とで構成されている。
以下、本発明の一実施例を図面にもとづいて詳細に説明
する。
する。
図面は実施例のブロック図を示す。図面において、１は
比較回路、２はパネル制御コマンドデコーダ回路、３は
データ転送用の記憶回路、４は運用／待機状態設定回路
、５は工０パネル内ステータス情報を出力するバッファ
回路である。
比較回路、２はパネル制御コマンドデコーダ回路、３は
データ転送用の記憶回路、４は運用／待機状態設定回路
、５は工０パネル内ステータス情報を出力するバッファ
回路である。
ａは現用実装位置にあるＩＯパネルの固有番号で％ ｂ
は予備実装位置にあるＩＯパネルの固有番号である。こ
の場合、予備実装位置にあるＩＯパネルのｂ番は、ｂ＝
ａ＋１の関係となるように制御部プログラムとＰＳｏ〜
７のＩＯパネル固有番号情報をＩＯパネルのバックボー
ド等で設定しておく。
は予備実装位置にあるＩＯパネルの固有番号である。こ
の場合、予備実装位置にあるＩＯパネルのｂ番は、ｂ＝
ａ＋１の関係となるように制御部プログラムとＰＳｏ〜
７のＩＯパネル固有番号情報をＩＯパネルのバックボー
ド等で設定しておく。
ここで、制御部よ５ＩＯパスを介してアドレス部へＩＯ
パネル固固有番号情報音送出したとすると、ＩＯパネル
の比較回路ｌは、ＩＯパネル番号情＠１５とＩＯパネル
固有番号情＠ｉ】６のＰＳ１〜７および運用／待機状態
信号１２を比較する。この場合、運用／待機状態信号１
２が”０”で運用であると比較結果が一致となり、機器
選択信号１４が有効となって現用パネルが選択される。
パネル固固有番号情報音送出したとすると、ＩＯパネル
の比較回路ｌは、ＩＯパネル番号情＠１５とＩＯパネル
固有番号情＠ｉ】６のＰＳ１〜７および運用／待機状態
信号１２を比較する。この場合、運用／待機状態信号１
２が”０”で運用であると比較結果が一致となり、機器
選択信号１４が有効となって現用パネルが選択される。
逆に、運用／待機状態信号１２がｌ”で待機であると比
較結果が不一致となり、機器選択信号１４は無効となっ
て予備パネルが選択される。
較結果が不一致となり、機器選択信号１４は無効となっ
て予備パネルが選択される。
選択された運用パネルは、次にデコーダ回路２において
、アドレス入力と比較回路１からの信号１４とリード・
ライト信号１３により、記憶回路３を動作させる信号を
作成し、アドレスバス上のデータを記憶回路３へ書込ん
で記憶する。
、アドレス入力と比較回路１からの信号１４とリード・
ライト信号１３により、記憶回路３を動作させる信号を
作成し、アドレスバス上のデータを記憶回路３へ書込ん
で記憶する。
また、同様にして運用／待機状態設定回路４へ運用／待
機切替信号１１ヲ送り、工０パネルを運用状態から待機
状態へ切替えることもできる。
機切替信号１１ヲ送り、工０パネルを運用状態から待機
状態へ切替えることもできる。
さらに、現在運用中のＩＯパネルが現用側か予備側かを
知るために前記と同様にＩＯパネル固有番号ａｉ出力し
、運用側のＩＯパネルにアクセスしてリードモードを出
すと、リードモード機器選択信号１７が有効となり、バ
ッファ回路５から、ＰＳＯのデータを読み出すことがで
き、これにより、ＰＳｏが０＃のとき、運用中の運用中
のパネルが予備側のｂ番であることが判る。
知るために前記と同様にＩＯパネル固有番号ａｉ出力し
、運用側のＩＯパネルにアクセスしてリードモードを出
すと、リードモード機器選択信号１７が有効となり、バ
ッファ回路５から、ＰＳＯのデータを読み出すことがで
き、これにより、ＰＳｏが０＃のとき、運用中の運用中
のパネルが予備側のｂ番であることが判る。
なお、試験信号等を待機側の１０パネルへ書込みたい場
合は、ＩＯババス上１０パネル固有番号情報としてｂ＠
を送出すれば、比較回路ｌによｐ１待機側、のＩＯパネ
ルの機器選択信号】４が出力される。
合は、ＩＯババス上１０パネル固有番号情報としてｂ＠
を送出すれば、比較回路ｌによｐ１待機側、のＩＯパネ
ルの機器選択信号】４が出力される。
上述のように、装置制御部より現用・予備構成のＩＯパ
ネルに対してデータを書込もうとする場合、運用側のＩ
Ｏパネルに、制御部がパネル番号ａとｂを意識すること
なくデータを書込むことができ、これによりシステムが
有効に動作する。
ネルに対してデータを書込もうとする場合、運用側のＩ
Ｏパネルに、制御部がパネル番号ａとｂを意識すること
なくデータを書込むことができ、これによりシステムが
有効に動作する。
以上説明したように本発明は、バスインタフェース部の
論理回路をパネルの運用／待機状態と結びつけて動作さ
せることにより、制御部側のＩＯパネル指定プログラム
を簡略化することができる。
論理回路をパネルの運用／待機状態と結びつけて動作さ
せることにより、制御部側のＩＯパネル指定プログラム
を簡略化することができる。
第１図は本発明の一実施例のブロック図全示す。
１・・・比較回路
２・・・パネル制御コマンドデコーダ回路３・・・記憶
回路 ４・・・運用／待機状態設定回路 ５・・・バッファ回路
回路 ４・・・運用／待機状態設定回路 ５・・・バッファ回路
Claims (1)
- ＩＯパネル番号情報とＩＯパネル固有番号情報および運
用／待機状態信号を比較する比較回路と、この比較回路
からの信号とリード、ライト信号によつて記憶回路を動
作させる信号を作成するパネル制御コマンドデコーダ回
路と、ＩＯバスの一部データを記憶する前記記憶回路と
からなることを特徴としたＩＯパネル制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159765A JPH0664560B2 (ja) | 1985-07-19 | 1985-07-19 | Ｉｏパネル制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60159765A JPH0664560B2 (ja) | 1985-07-19 | 1985-07-19 | Ｉｏパネル制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6220057A true JPS6220057A (ja) | 1987-01-28 |
| JPH0664560B2 JPH0664560B2 (ja) | 1994-08-22 |
Family
ID=15700776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60159765A Expired - Lifetime JPH0664560B2 (ja) | 1985-07-19 | 1985-07-19 | Ｉｏパネル制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0664560B2 (ja) |
-
1985
- 1985-07-19 JP JP60159765A patent/JPH0664560B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0664560B2 (ja) | 1994-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330475B1 (en) | Configuration control system | |
| US4627035A (en) | Switching circuit for memory devices | |
| JPS6220057A (ja) | Ｉｏパネル制御回路 | |
| US5434979A (en) | Disk drive controller | |
| JPH09325935A (ja) | バス切り換え回路 | |
| JP3597548B2 (ja) | ディジタルシグナルプロセッサ | |
| JPH01239485A (ja) | 大規模集積回路 | |
| JPH01140253A (ja) | バンクメモリ切換え制御方式 | |
| JPH07281917A (ja) | Ｃｐｕ切替回路 | |
| JPS6247764A (ja) | 同時書込み回路 | |
| JPH0635742A (ja) | マイクロコンピュータ装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH01263850A (ja) | メモリ空間拡張方式 | |
| JPH04243445A (ja) | 情報処理装置のレジスタデータ書込み方式 | |
| JPH05303508A (ja) | 双方向メモリ盤 | |
| JPS63265332A (ja) | プログラムジヤンプ方式 | |
| JPH01246647A (ja) | メモリサイクル選択方式 | |
| JPH0219932A (ja) | マイクロプロセッサ開発支援装置 | |
| JPH044450A (ja) | 情報処理装置 | |
| JPH05303655A (ja) | マイクロコンピュータ | |
| JPH03172921A (ja) | 電子ディスクシステム | |
| JPH05174164A (ja) | マイクロ・コンピュータ | |
| JPH0553906A (ja) | レジスタアクセス方式 | |
| JPH02155056A (ja) | キャッシュメモリコントローラ | |
| JPS62272332A (ja) | トレ−サ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |