JPH02144643A - メモリ切替方式 - Google Patents
メモリ切替方式Info
- Publication number
- JPH02144643A JPH02144643A JP63298746A JP29874688A JPH02144643A JP H02144643 A JPH02144643 A JP H02144643A JP 63298746 A JP63298746 A JP 63298746A JP 29874688 A JP29874688 A JP 29874688A JP H02144643 A JPH02144643 A JP H02144643A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- time
- data
- register
- fault
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 3
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 3
- 238000007689 inspection Methods 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（波業上の利用分野）
本発明はマイクロプロセッサを用いたファームウェア装
置、さらに詳しく云えばランダムアクセスメモリ（ＲＡ
Ｍ）内のデー・夕の保存上考慮したメモリ切替方式に関
する。
置、さらに詳しく云えばランダムアクセスメモリ（ＲＡ
Ｍ）内のデー・夕の保存上考慮したメモリ切替方式に関
する。
（従来の技術）
マイクロプロセッサを用いたファームウェアでは、プロ
セッサの他にリードオンリメモリ（ＲＯＭ）、ランダム
アクセスメモリ（ＲＡＭ）、バスコントローラ等により
１つの装置が構成されている。
セッサの他にリードオンリメモリ（ＲＯＭ）、ランダム
アクセスメモリ（ＲＡＭ）、バスコントローラ等により
１つの装置が構成されている。
この中で１１１．ＡＭはワークエリア、バッファ等とし
て用いられるめζ例えばバッファとして使用している場
合、新たなデータが書込まれれば当然それまでに書かれ
ていたデータは消滅する。
て用いられるめζ例えばバッファとして使用している場
合、新たなデータが書込まれれば当然それまでに書かれ
ていたデータは消滅する。
（発明が解決しようとするＲ題）
従来のＲＡＭの使用方法ではこのよりに新たなデータが
書込まれれば、以前のデータにＳ（なってしまりが、通
′７ｗ時はこの動作で問題となることはなし。
書込まれれば、以前のデータにＳ（なってしまりが、通
′７ｗ時はこの動作で問題となることはなし。
ところが装置に障害が発生したよつな場合。
装置を停止させないで、障害発生時のバッファ゛内容等
の凡Ａん１内のデータを残しておく必要がある場合があ
る。
の凡Ａん１内のデータを残しておく必要がある場合があ
る。
このような場合、従来のＲＡＭの使用方法ではＲＡＭ内
のデータの保存ができず障害原因の究明ができないとい
う欠点がある。
のデータの保存ができず障害原因の究明ができないとい
う欠点がある。
本発明の目的は装置にＲ害が発生し之場合、障害発生時
のバッファ内容等のＲＡ Ｍ内のデータ全保存できるメ
モリ切替方式を提供することにある。
のバッファ内容等のＲＡ Ｍ内のデータ全保存できるメ
モリ切替方式を提供することにある。
（課題を解決するための手段）
前記目的ヶ達成するｔめに本発明によるメモリ切替方式
はマイクロプロセッサ全便用ｔ、タフアームウェアにン
いて、同じ容量およびアドレスバスった２つのＲＡＭと
、セレクト信号を出力するレジスタと、前記レジスタの
セレクト信号によってイネーブル信号を前記２つのＲＡ
Ｍ双方に与えるか、いずれか一方に与えるセレクタと
全含み、前記レジスタが保持するデータ上置えることに
より、同一アドレス指定時にアクセスさ九るＲＡＭ全選
択し、任意時点でのＲＡＭのデータ内容を保存するよつ
に構成されている。
はマイクロプロセッサ全便用ｔ、タフアームウェアにン
いて、同じ容量およびアドレスバスった２つのＲＡＭと
、セレクト信号を出力するレジスタと、前記レジスタの
セレクト信号によってイネーブル信号を前記２つのＲＡ
Ｍ双方に与えるか、いずれか一方に与えるセレクタと
全含み、前記レジスタが保持するデータ上置えることに
より、同一アドレス指定時にアクセスさ九るＲＡＭ全選
択し、任意時点でのＲＡＭのデータ内容を保存するよつ
に構成されている。
（実施例）
以下、図面全参照して本発明奢さらに詳しく説明する。
第１図は本発明によるメモリ切替方式の一実施ｆｌｌ’
に示すブロック図である。ＲＡＭ３と４は同じ容量金持
ち、同一のアドレスでアクセスさルるメモリ回路である
。ただし、このＲＡＭ３ 。
に示すブロック図である。ＲＡＭ３と４は同じ容量金持
ち、同一のアドレスでアクセスさルるメモリ回路である
。ただし、このＲＡＭ３ 。
４に対するイネーブル信号８はセレクタ７で七しクトさ
れ、イネーブル信号９°１０の両方ま次はどちらか一方
が出力される。イネ−・プル信号９．１０の選択はレジ
スタ６に書込まれたセレクト信号１１により行なわれる
。
れ、イネーブル信号９°１０の両方ま次はどちらか一方
が出力される。イネ−・プル信号９．１０の選択はレジ
スタ６に書込まれたセレクト信号１１により行なわれる
。
プログラムの走行開始時は例えばレジスタ６に′″０“
を書込み、ＲＡＭ３およびＲＡＭ４の両方がアクセスさ
れるようにする。以降正常に動作している限りはそのま
まＲＡＭ３．４がアクセスされる。
を書込み、ＲＡＭ３およびＲＡＭ４の両方がアクセスさ
れるようにする。以降正常に動作している限りはそのま
まＲＡＭ３．４がアクセスされる。
一方、障害発生時等ＲＡＭ内のデータγ保存しておく必
要のある場脅には１例えばプログラムが障害上検出した
とき、レジスタ６に“ｌ″金書込む命令を入れておく。
要のある場脅には１例えばプログラムが障害上検出した
とき、レジスタ６に“ｌ″金書込む命令を入れておく。
このよりに命令を書込んでおくことにより障害発生時、
レジスタ６に１１”が書込まれ、イネーブル信号が１０
のみに切替わる。その時点でＲＡＭ４のみがアクセスさ
れるようＫなり。
レジスタ６に１１”が書込まれ、イネーブル信号が１０
のみに切替わる。その時点でＲＡＭ４のみがアクセスさ
れるようＫなり。
ＲＡＭ３はアクセスされずＲＡＭ３内のデータは保存さ
れ、装置ｌＦｉそのまま動作を続ける。
れ、装置ｌＦｉそのまま動作を続ける。
あとは都合のよい時に装置を止め、デバッグツール等に
より外部からレジスタ６にデータ？書込み、ＲＡ Ｍ
３のみをアクセスできるよ５）ｃした上でデータｈａみ
出すことにより、障害発生時のデータを得ることができ
る。
より外部からレジスタ６にデータ？書込み、ＲＡ Ｍ
３のみをアクセスできるよ５）ｃした上でデータｈａみ
出すことにより、障害発生時のデータを得ることができ
る。
（発明の効果ン
以上、説明しえように本発明は、障害発生時等、任意の
時点でのメモリの内容全その時点で装置を止めることな
く保存するので％運用中の装置の障害調査等に大きな効
果がある。
時点でのメモリの内容全その時点で装置を止めることな
く保存するので％運用中の装置の障害調査等に大きな効
果がある。
第１図は本発明によるメモリ切替方式の１実施例を示す
ブロック図ゴニある。 １・・・アドレスバス、制ａ＠ ２・・・データバス ３・・・メモリ（Ｒ，ＡＭ ） ４・・・メモリ（ＲＡＭ） ５・・・アドレスデコーダ ６・・・レジスタ ７・・・セレクタ ８〜１（ト・・イネーブル信号
ブロック図ゴニある。 １・・・アドレスバス、制ａ＠ ２・・・データバス ３・・・メモリ（Ｒ，ＡＭ ） ４・・・メモリ（ＲＡＭ） ５・・・アドレスデコーダ ６・・・レジスタ ７・・・セレクタ ８〜１（ト・・イネーブル信号
Claims (1)
- マイクロプロセッサを使用したファームウェアにおいて
、同じ容量およびアドレスを持つた２つのＲＡＭと、セ
レクト信号を出力するレジスタと、前記レジスタのセレ
クト信号によつてイネーブル信号を前記２つのＲＡＭ双
方に与えるか、いずれか一方に与えるセレクタとを含み
、前記レジスタが保持するデータを変えることにより、
同一アドレス指定時にアクセスされるＲＡＭを選択し、
任意時点でのＲＡＭのデータ内容を保存することを特徴
とするメモリ切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298746A JPH02144643A (ja) | 1988-11-25 | 1988-11-25 | メモリ切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63298746A JPH02144643A (ja) | 1988-11-25 | 1988-11-25 | メモリ切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02144643A true JPH02144643A (ja) | 1990-06-04 |
Family
ID=17863709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63298746A Pending JPH02144643A (ja) | 1988-11-25 | 1988-11-25 | メモリ切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02144643A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744669A (ja) * | 1993-08-03 | 1995-02-14 | Toshiba Emi Ltd | データ記録再生装置 |
-
1988
- 1988-11-25 JP JP63298746A patent/JPH02144643A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744669A (ja) * | 1993-08-03 | 1995-02-14 | Toshiba Emi Ltd | データ記録再生装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02144643A (ja) | メモリ切替方式 | |
| JPH086918A (ja) | マイクロコンピュータ | |
| JPS58114258A (ja) | デ−タ処理装置 | |
| JPS607529A (ja) | バツフアメモリ装置 | |
| JPS60549A (ja) | メモリ試験方式 | |
| JPH01140253A (ja) | バンクメモリ切換え制御方式 | |
| JP2780895B2 (ja) | データ処理装置 | |
| JP2632859B2 (ja) | メモリアクセス制御回路 | |
| JPH02155035A (ja) | マイクロ命令制御装置 | |
| JPH0194455A (ja) | 記憶装置のアクセス方式 | |
| JPS61165172A (ja) | メモリアクセス制御方式 | |
| JPS59167764A (ja) | メモリアクセス方式 | |
| JPS629926B2 (ja) | ||
| JPS6356746A (ja) | 仮想計算機におけるペ−ジングバイパス方式 | |
| JPH0711795B2 (ja) | 入出力装置の二重化方式 | |
| JPS62271028A (ja) | マイクロプロセツサ | |
| JPS5958548A (ja) | マイクロプログラムの診断処理方式 | |
| JPH01205257A (ja) | 集積回路 | |
| JPH09325935A (ja) | バス切り換え回路 | |
| JPH03129536A (ja) | ブレークアドレス検出装置 | |
| JPH02190954A (ja) | バス監視装置 | |
| JPS6342598A (ja) | 時分割多重方式通話路制御装置 | |
| JPS6375852A (ja) | メモリアクセス方式 | |
| JPH01263852A (ja) | マイクロプロセサ方式 | |
| JPS59116989A (ja) | 情報処理装置 |