JPH01265174A - スキャンパス用シフトレジスタの検査方法とスキャンパス用シフトレジスタ - Google Patents
スキャンパス用シフトレジスタの検査方法とスキャンパス用シフトレジスタInfo
- Publication number
- JPH01265174A JPH01265174A JP63094822A JP9482288A JPH01265174A JP H01265174 A JPH01265174 A JP H01265174A JP 63094822 A JP63094822 A JP 63094822A JP 9482288 A JP9482288 A JP 9482288A JP H01265174 A JPH01265174 A JP H01265174A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- scan path
- path shift
- shift
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は論理回路の検査方法の一つであるスキャンパス
法に関するものである。
法に関するものである。
従来の技術
従来のスキャンパス法では、論理回路の動作を制御する
目的で外部より制御用データをシフトレジスタとして動
作可能なレジスタに直列に入力したり（シフトイン）、
論理回路内の信号値を前記レジスタに格納しその値を直
列に外部に出力させ（シフトアウト）、期待値と比較し
て論理回路の検査が行なわれていた。第３図にシフトア
ウトを行なうレジスタのブロック図を示す。観測すべき
論理回路９内の信号１０は、マルチプレクサ１１および
１２の切換信号１３を“Ｏ”に設定することで、ロード
信号１４の立上りに同期してスキャンパス用シフトレジ
スタ１のフリップフロップ１５に格納（ロード）される
。格納された前記信号１０は、切換信号１３を“１”に
設定することでフリップフロップ１５のＱ出力が次段の
フリップフロップ１５のＤ入力に接続されてシフトレジ
スタとして動作可能なため、シフトクロック１６に同期
して出力８よりシフトアウトされる。この時、他のシフ
トレジスタからの出力も入カフを通してシフトインされ
、最終的にはシフトレジスタチエイン内のすべてのデー
タが外部に直列に読出されることになる。
目的で外部より制御用データをシフトレジスタとして動
作可能なレジスタに直列に入力したり（シフトイン）、
論理回路内の信号値を前記レジスタに格納しその値を直
列に外部に出力させ（シフトアウト）、期待値と比較し
て論理回路の検査が行なわれていた。第３図にシフトア
ウトを行なうレジスタのブロック図を示す。観測すべき
論理回路９内の信号１０は、マルチプレクサ１１および
１２の切換信号１３を“Ｏ”に設定することで、ロード
信号１４の立上りに同期してスキャンパス用シフトレジ
スタ１のフリップフロップ１５に格納（ロード）される
。格納された前記信号１０は、切換信号１３を“１”に
設定することでフリップフロップ１５のＱ出力が次段の
フリップフロップ１５のＤ入力に接続されてシフトレジ
スタとして動作可能なため、シフトクロック１６に同期
して出力８よりシフトアウトされる。この時、他のシフ
トレジスタからの出力も入カフを通してシフトインされ
、最終的にはシフトレジスタチエイン内のすべてのデー
タが外部に直列に読出されることになる。
スキャンパス法を用いて論理回路の検査を行なうには、
少なくともスキャンパス用シフトレジスタ１が正常に動
作することが必要で、それには前記シフトレジスタ１の
動作を検査しなければならない。そのためには、先ずリ
セット信号１７を“１”にしてフリップフロップ１５の
Ｑ出力を“Ｏ”に初期化し、リセットを解除した後、切
換信号１３を“１”に設定してシフトクロック１６を印
加する。次に入カフからテスト用データのシフトインを
行ない、シフトインされたデータが出力８から正常にシ
フトアウトされるかを観測する。従って、第３図の従来
例の場合、検査にはシフトクロック１６が８パルス必要
になる。
少なくともスキャンパス用シフトレジスタ１が正常に動
作することが必要で、それには前記シフトレジスタ１の
動作を検査しなければならない。そのためには、先ずリ
セット信号１７を“１”にしてフリップフロップ１５の
Ｑ出力を“Ｏ”に初期化し、リセットを解除した後、切
換信号１３を“１”に設定してシフトクロック１６を印
加する。次に入カフからテスト用データのシフトインを
行ない、シフトインされたデータが出力８から正常にシ
フトアウトされるかを観測する。従って、第３図の従来
例の場合、検査にはシフトクロック１６が８パルス必要
になる。
発明が解決しようとする課題
このような従来のスキャンパス用シフトレジスタの検査
方法では、シフトレジスタチエインのビット数をｎとす
ると検査に必要なりロック数は２ｎとなるためチエイン
の長さが大きいスキャンパスでは、検査時間が長くなる
欠点を有していた。
方法では、シフトレジスタチエインのビット数をｎとす
ると検査に必要なりロック数は２ｎとなるためチエイン
の長さが大きいスキャンパスでは、検査時間が長くなる
欠点を有していた。
本発明の目的は、スキャンパス用シフトレジスタの検査
の簡素化と故障検出率の向上をはかることにある。
の簡素化と故障検出率の向上をはかることにある。
課題を解決するための手段
本発明は上記課題を解決するため、スキャンパス用シフ
トレジスタがある特定のビットパターン（符号列）に初
期化できるようフリップフロップのセットおよびリセッ
ト端子を選択的に初期化信号に接続し、符号化された初
期値をそのままシフトアウトして検査する方法を提供す
るものである。
トレジスタがある特定のビットパターン（符号列）に初
期化できるようフリップフロップのセットおよびリセッ
ト端子を選択的に初期化信号に接続し、符号化された初
期値をそのままシフトアウトして検査する方法を提供す
るものである。
作用
本発明は上記した構成により、シフトレジスタ内に文字
を表わす符号（例えば、ＡＳＣＩＩ符号）や繰り返しビ
ットパターン（例えば、０１０１・・・・・・）等が初
期値として設定されるため、それをシフトアウトすれば
簡単にシフトレジスタが正常に動作しているか、またシ
フトレジスタチエインのどこで故障が発生しているかが
容易に判定できる。
を表わす符号（例えば、ＡＳＣＩＩ符号）や繰り返しビ
ットパターン（例えば、０１０１・・・・・・）等が初
期値として設定されるため、それをシフトアウトすれば
簡単にシフトレジスタが正常に動作しているか、またシ
フトレジスタチエインのどこで故障が発生しているかが
容易に判定できる。
実施例
第１図は本発明のスキャンパス用シフトレジスタの検査
方法の一実施例を示すブロック図である。第１図におい
て論理回路内の制御レジスタ。
方法の一実施例を示すブロック図である。第１図におい
て論理回路内の制御レジスタ。
データレジスタおよび内部回路の信号をサンプリングす
るレジスタとしてはシフト動作が可能なスキャンパス用
シフトレジスタが使用され、シフトレジスタが直列に接
続された複数個のシフトレジスタ群より選択回路３およ
び５によって１組のスキャンパスが選択される。論理回
路の制御データは、直列人力２により選択信号４により
制御され選択回路３によって選ばれる１組のスキャンパ
スにシフトインされる。それと同時に直列人力２からシ
フトインされた前記スキャンパスから選択回路５を通し
てシフトレジスタの値が直列出力６に読出される。第２
図は、本発明のスキャンパス用シフトレジスタの検査方
法を実現するスキャンパス用シフトレジスタの一実施例
を示すブロック図である。シフトレジスタ１はリセット
可能なフリップフロップ１５とセット可能なフリップフ
ロップ１つから構成され、リセット信号１７およびその
反転したセット信号１８によってそれぞれ“０”および
“１”にフリップフロップのＱ出力が初期化される。リ
セットおよびセット信号を解除した後、マルチプレクサ
１１および１２の切換信号１３を“１”にセットしてシ
フトクロック１６を印加し、４ビツトの７リツプフロツ
プの初期値“１０１０”を出力８を通して外部に読出す
。従って、第２図に示す実施例では４個のシフトクロッ
ク１６で前記初期値を読出し期待値と比較できるため、
従来の検査方法に較べて検査時間が半分になる。
るレジスタとしてはシフト動作が可能なスキャンパス用
シフトレジスタが使用され、シフトレジスタが直列に接
続された複数個のシフトレジスタ群より選択回路３およ
び５によって１組のスキャンパスが選択される。論理回
路の制御データは、直列人力２により選択信号４により
制御され選択回路３によって選ばれる１組のスキャンパ
スにシフトインされる。それと同時に直列人力２からシ
フトインされた前記スキャンパスから選択回路５を通し
てシフトレジスタの値が直列出力６に読出される。第２
図は、本発明のスキャンパス用シフトレジスタの検査方
法を実現するスキャンパス用シフトレジスタの一実施例
を示すブロック図である。シフトレジスタ１はリセット
可能なフリップフロップ１５とセット可能なフリップフ
ロップ１つから構成され、リセット信号１７およびその
反転したセット信号１８によってそれぞれ“０”および
“１”にフリップフロップのＱ出力が初期化される。リ
セットおよびセット信号を解除した後、マルチプレクサ
１１および１２の切換信号１３を“１”にセットしてシ
フトクロック１６を印加し、４ビツトの７リツプフロツ
プの初期値“１０１０”を出力８を通して外部に読出す
。従って、第２図に示す実施例では４個のシフトクロッ
ク１６で前記初期値を読出し期待値と比較できるため、
従来の検査方法に較べて検査時間が半分になる。
また第１図に示すようにスキャンパスが複数組ある場合
に、それぞれの組に属するシフトレジスタに文字符号（
例えば、ＡＳＣＩ Ｉコード）を使った固有の名前を初
期設定しておけば、直列出力６から出力される符号を解
読して所望のスキャンパスから文字列が正しく出力され
ているか、また選択回路５が正しく動作しているかどう
かを簡単に調べ得る。
に、それぞれの組に属するシフトレジスタに文字符号（
例えば、ＡＳＣＩ Ｉコード）を使った固有の名前を初
期設定しておけば、直列出力６から出力される符号を解
読して所望のスキャンパスから文字列が正しく出力され
ているか、また選択回路５が正しく動作しているかどう
かを簡単に調べ得る。
発明の効果
以上述べてきたように本発明の検査方法によれば、スキ
ャンパスを構成するシフトレジスタはある符号もしくは
ビットパターンに初期設定が可能なため、検査時にはテ
ストデータのシフトインは不要で、前記初期値を直接外
部出力にシフトアウトすれば良い。従って、スキャンパ
スのビット長が大きく、かつまたスキャンパスの本数が
多い場合には、本発明を適用することで検査時間を短縮
し、故障個所を容易に特定することができる。
ャンパスを構成するシフトレジスタはある符号もしくは
ビットパターンに初期設定が可能なため、検査時にはテ
ストデータのシフトインは不要で、前記初期値を直接外
部出力にシフトアウトすれば良い。従って、スキャンパ
スのビット長が大きく、かつまたスキャンパスの本数が
多い場合には、本発明を適用することで検査時間を短縮
し、故障個所を容易に特定することができる。
第１図は本発明のスキャンパス用シフトレジスタの検査
方法の一実施例を示すブロック図、第２図は同検査方法
に使用されるスキャンパス用シフトレジスタの一実施例
を示すブロック図、第３図は従来のスキャンパス用シフ
トレジスタを示すブッロク図である。 １・・・・・・スキャンパス用シフトレジスタ、２・・
・・・・直列入力、３，５・・・・・・選択回路、４・
・・・・・選択信号、６・・・・・・直列出力、１１．
１２・・・・・・マルチプレクサ、１３・・・・・・切
換信号、１５・・・・・・リセット付フリップフロップ
、１６・・・・・・シフトクロック、１７・・・・・・
リセット信号、１８・・・・・・セット信号、１つ・・
・・・・セット付フリップフロップ。
方法の一実施例を示すブロック図、第２図は同検査方法
に使用されるスキャンパス用シフトレジスタの一実施例
を示すブロック図、第３図は従来のスキャンパス用シフ
トレジスタを示すブッロク図である。 １・・・・・・スキャンパス用シフトレジスタ、２・・
・・・・直列入力、３，５・・・・・・選択回路、４・
・・・・・選択信号、６・・・・・・直列出力、１１．
１２・・・・・・マルチプレクサ、１３・・・・・・切
換信号、１５・・・・・・リセット付フリップフロップ
、１６・・・・・・シフトクロック、１７・・・・・・
リセット信号、１８・・・・・・セット信号、１つ・・
・・・・セット付フリップフロップ。
Claims (2)
- （１）スキャンパス用シフトレジスタの初期値をある特
定の符号列に設定し、前記符号列を読出すことを特徴と
するスキャンパス用シフトレジスタの検査方法。 - （２）ある特定の符号列に初期値を設定する初期値設定
手段を有するスキャンパス用シフトレジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094822A JPH01265174A (ja) | 1988-04-18 | 1988-04-18 | スキャンパス用シフトレジスタの検査方法とスキャンパス用シフトレジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63094822A JPH01265174A (ja) | 1988-04-18 | 1988-04-18 | スキャンパス用シフトレジスタの検査方法とスキャンパス用シフトレジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01265174A true JPH01265174A (ja) | 1989-10-23 |
Family
ID=14120750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63094822A Pending JPH01265174A (ja) | 1988-04-18 | 1988-04-18 | スキャンパス用シフトレジスタの検査方法とスキャンパス用シフトレジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01265174A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0460475A (ja) * | 1990-06-28 | 1992-02-26 | Nec Corp | Ｌｓｉテスト回路 |
| JP2011220881A (ja) * | 2010-04-12 | 2011-11-04 | Kawasaki Microelectronics Inc | 半導体集積回路のテスト回路およびテスト方法 |
| WO2013084364A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | スキャン回路及び半導体集積回路 |
-
1988
- 1988-04-18 JP JP63094822A patent/JPH01265174A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0460475A (ja) * | 1990-06-28 | 1992-02-26 | Nec Corp | Ｌｓｉテスト回路 |
| JP2011220881A (ja) * | 2010-04-12 | 2011-11-04 | Kawasaki Microelectronics Inc | 半導体集積回路のテスト回路およびテスト方法 |
| WO2013084364A1 (ja) * | 2011-12-09 | 2013-06-13 | 富士通株式会社 | スキャン回路及び半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6717433B2 (en) | Reconfigurable integrated circuit with integrated debugging facilities and scalable programmable interconnect | |
| EP0380161B1 (en) | Method of testing a circuit, and circuit suitable for such a method | |
| US5781560A (en) | System testing device and method using JTAG circuit for testing high-package density printed circuit boards | |
| JPS6134173B2 (ja) | ||
| US6316959B1 (en) | Semiconductor circuit having scan path circuit | |
| US4847839A (en) | Digital registers with serial accessed mode control bit | |
| US5450418A (en) | Pseudo master slave capture mechanism for scan elements | |
| EP0548585A3 (ja) | ||
| US5077740A (en) | Logic circuit having normal input/output data paths disabled when test data is transferred during macrocell testing | |
| JPH0396881A (ja) | 制御信号の生成方法および生成装置 | |
| EP0289158B1 (en) | Diagnostic apparatus for a data processing system | |
| JPS59105571A (ja) | デイジタル電子回路 | |
| JPS6068624A (ja) | Ｌｓｉの自己検査装置 | |
| JPH0560835A (ja) | テスト回路 | |
| JP3403814B2 (ja) | 自己試験機能組込み型回路 | |
| JPS6134174B2 (ja) | ||
| US5734660A (en) | Scan test circuit for use in semiconductor integrated circuit | |
| US6662324B1 (en) | Global transition scan based AC method | |
| JPH095403A (ja) | 半導体集積論理回路 | |
| JPH01265174A (ja) | スキャンパス用シフトレジスタの検査方法とスキャンパス用シフトレジスタ | |
| JPS60253985A (ja) | 集積回路試験装置 | |
| JPS62113075A (ja) | Ｌｓｉ試験システム | |
| JP2509685B2 (ja) | 論理回路装置 | |
| JPS59211146A (ja) | スキヤンイン方法 | |
| JP4272898B2 (ja) | 半導体テスト回路及びそのテスト方法 |