JPH01266645A - 読み出し専用半導体記憶装置 - Google Patents
読み出し専用半導体記憶装置Info
- Publication number
- JPH01266645A JPH01266645A JP63095128A JP9512888A JPH01266645A JP H01266645 A JPH01266645 A JP H01266645A JP 63095128 A JP63095128 A JP 63095128A JP 9512888 A JP9512888 A JP 9512888A JP H01266645 A JPH01266645 A JP H01266645A
- Authority
- JP
- Japan
- Prior art keywords
- address
- password
- data
- value
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 239000000872 buffer Substances 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Storage Device Security (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、読み出し専用半導体記憶装置に関する。
［従来の技術］
従来の読み出し専用半導体記憶装置の構成として代表的
なものを第２図に示す。該読み出し専用半導体記憶装置
に記憶されているデータの読み出し方法は、外部から１
のアドレスバッファにアドレス信号を入力することで、
このアドレス信号を２のアドレスデコーダでデコードし
、４の読み出し専用半導体記憶部の指定番地を選択する
こととにより、６の出力バッファよりデータを得ること
ができる。
なものを第２図に示す。該読み出し専用半導体記憶装置
に記憶されているデータの読み出し方法は、外部から１
のアドレスバッファにアドレス信号を入力することで、
このアドレス信号を２のアドレスデコーダでデコードし
、４の読み出し専用半導体記憶部の指定番地を選択する
こととにより、６の出力バッファよりデータを得ること
ができる。
［発明が解決しようとする課題］
上記の従来の読み出し専用半導体記憶装置は、マイクロ
コンピュータを使用した装置において、マイクロコード
、プログラム等のソフトウェアを格納する装置として使
用される。また、最近カスタム化対応のＬＳＩとして、
メモリチップ上に記録された回路機能定義データによっ
て内部の論理ブロックおよびＩ１０ブロックの内部接続
が定義されるアーキテクチャのロジック・セル・アレイ
（ＬＣＡ）が製品化されているが、この回路ａ能定義デ
ータの記憶にも用いられる。ＬＣＡを使ってハード・ウ
ェアを開発することは、メモリチップに記憶するデータ
、すなわちソフト・ウェアを開発するこに他ならない。
コンピュータを使用した装置において、マイクロコード
、プログラム等のソフトウェアを格納する装置として使
用される。また、最近カスタム化対応のＬＳＩとして、
メモリチップ上に記録された回路機能定義データによっ
て内部の論理ブロックおよびＩ１０ブロックの内部接続
が定義されるアーキテクチャのロジック・セル・アレイ
（ＬＣＡ）が製品化されているが、この回路ａ能定義デ
ータの記憶にも用いられる。ＬＣＡを使ってハード・ウ
ェアを開発することは、メモリチップに記憶するデータ
、すなわちソフト・ウェアを開発するこに他ならない。
ハード・ウェアの価値はこのメモリチップ内のデータに
あるといえる。
あるといえる。
ところが逆に、このメモリチップ内のデータを得ること
ができれば、容易に同じ機能のものを他に作ることが可
能である。しかし、前述の従来技術のメモリチップでは
、外部からアドレスを指定することで記憶されているデ
ータをそのまま読みだすことができるため、この装置で
内部に記憶されているソフトウェア等のデータのｔｅｌ
密を保護することは不可能であり、容易に他者に同じ機
能のハード・ウェアを製作することを許してしまう。
ができれば、容易に同じ機能のものを他に作ることが可
能である。しかし、前述の従来技術のメモリチップでは
、外部からアドレスを指定することで記憶されているデ
ータをそのまま読みだすことができるため、この装置で
内部に記憶されているソフトウェア等のデータのｔｅｌ
密を保護することは不可能であり、容易に他者に同じ機
能のハード・ウェアを製作することを許してしまう。
そこで、本発明はこのような問題を解決するためのもの
であり、その目的とするところは、記憶されているデー
タが、第三者により読みだされることを困難とした読み
出し専用半導体記憶装置を提供することにある。
であり、その目的とするところは、記憶されているデー
タが、第三者により読みだされることを困難とした読み
出し専用半導体記憶装置を提供することにある。
［課題を解決するための手段］
本発明の半導体記憶装置は、読み出し専用第一の半導体
記憶部と、書き込み並びに読み出し可能な第二の半導体
記憶部と、該第二の半導体記憶部に記憶された値によっ
て第一の半導体記憶部のアドレスを変換するアドレス変
換部を有することを特徴とする。
記憶部と、書き込み並びに読み出し可能な第二の半導体
記憶部と、該第二の半導体記憶部に記憶された値によっ
て第一の半導体記憶部のアドレスを変換するアドレス変
換部を有することを特徴とする。
［作用］
本発明の上記の構成によれば、外部からのアドレス信号
はアドレスバッファに入力され、次にアドレス信号変換
部に人力される。アドレス信号変換部では、第二の書き
込み並びに読み出し可能な半導体記憶装置に記憶されて
いるデータ値により、アドレス信号は、それぞれ異なる
値に変換される。
はアドレスバッファに入力され、次にアドレス信号変換
部に人力される。アドレス信号変換部では、第二の書き
込み並びに読み出し可能な半導体記憶装置に記憶されて
いるデータ値により、アドレス信号は、それぞれ異なる
値に変換される。
ただし、第二の半導体記憶部に入力される値の組み合わ
せのうち、一つだけをアドレス信号の変換をしない回路
としておく。このときの第二の半導体記憶部に人力され
た値をパスワードとよぶこととすると、つまり、パスワ
ードが第二の半導体記憶部に入力されたときのみ第一の
半導体記憶部のアドレスが正しく指定され、従って正し
いデータが出力される。パスワード以外が第二の半導体
記憶部に入力された場合、第一の半導体記憶部は、その
値に応じてそれぞれ異なったアドレスの指定が行なわれ
、それぞれ異なった誤ったデータが出力される。
せのうち、一つだけをアドレス信号の変換をしない回路
としておく。このときの第二の半導体記憶部に人力され
た値をパスワードとよぶこととすると、つまり、パスワ
ードが第二の半導体記憶部に入力されたときのみ第一の
半導体記憶部のアドレスが正しく指定され、従って正し
いデータが出力される。パスワード以外が第二の半導体
記憶部に入力された場合、第一の半導体記憶部は、その
値に応じてそれぞれ異なったアドレスの指定が行なわれ
、それぞれ異なった誤ったデータが出力される。
［実施例］
第１図は本発明の一実施例である。１はアドレスバッフ
ァ、２はアドレス変換部、３はアドレスデコーダ、４は
読み出し専用半導体記憶部、５はパスワード記憶用の書
き込み並びに読み出し可能な半導体記憶部、６は出力バ
ッファである。実施例において、該半導体記憶装置で読
み出し動作を実行するには、まず５の半導体記憶部にパ
スワードを入力する。アドレス変換部には、例えば、ア
ドレスバッファからのアドレス信号をパスワードの値だ
けシフトさせるバレルシフタ回路を用いることができる
。この場合、パスワードを入力した場合のみシフト量な
しとし、それ以外の値の場合、その値に対応した量だけ
シフトする回路とする。
ァ、２はアドレス変換部、３はアドレスデコーダ、４は
読み出し専用半導体記憶部、５はパスワード記憶用の書
き込み並びに読み出し可能な半導体記憶部、６は出力バ
ッファである。実施例において、該半導体記憶装置で読
み出し動作を実行するには、まず５の半導体記憶部にパ
スワードを入力する。アドレス変換部には、例えば、ア
ドレスバッファからのアドレス信号をパスワードの値だ
けシフトさせるバレルシフタ回路を用いることができる
。この場合、パスワードを入力した場合のみシフト量な
しとし、それ以外の値の場合、その値に対応した量だけ
シフトする回路とする。
５の半導体記憶部に正しいパスワードが設定されると、
４の読み出し専用半導体記憶部のアドレスは、外部から
指定したアドレスに対応したとおりに正しく選択され、
６の出力バッファから正しいデータを読み出すことがで
きる。パスワード以外の値が５に設定されると、アドレ
ス信号は、その値に対応した量だけ、２のアドレス変換
部でシフトされてアドレスデコーダに入力されるため、
それぞれ異なる誤ったアドレスが指定され、６の出力バ
ッファからは全く意味をなさない誤ったデータが出力さ
れることになる。このとき、正しいパスワードが設定さ
れた場合でも、誤ったパスワードが設定された場合でも
、いずれもなんらかのデータを出力するため、パスワー
ドを知らない第三者は、どのパスワードが入力された場
合が正しいデータであるのか判断することは非常に困難
であり、したがって本実施例で示した読み出し専用半導
体記憶装置に記憶されたデータの機密は保持される。
４の読み出し専用半導体記憶部のアドレスは、外部から
指定したアドレスに対応したとおりに正しく選択され、
６の出力バッファから正しいデータを読み出すことがで
きる。パスワード以外の値が５に設定されると、アドレ
ス信号は、その値に対応した量だけ、２のアドレス変換
部でシフトされてアドレスデコーダに入力されるため、
それぞれ異なる誤ったアドレスが指定され、６の出力バ
ッファからは全く意味をなさない誤ったデータが出力さ
れることになる。このとき、正しいパスワードが設定さ
れた場合でも、誤ったパスワードが設定された場合でも
、いずれもなんらかのデータを出力するため、パスワー
ドを知らない第三者は、どのパスワードが入力された場
合が正しいデータであるのか判断することは非常に困難
であり、したがって本実施例で示した読み出し専用半導
体記憶装置に記憶されたデータの機密は保持される。
［発明の効果］
以上説明したように本発明は、パスワード記憶用の半導
体記憶部とそれに記憶されてるデータの値によって読み
出し専用半導体記憶装置のアドレス値を変換するアドレ
ス変換部を内蔵させることにより、該半導体記憶装置に
記憶されたソフトウェア等のデータが、パスワードを入
力できない、すなわちパスワードを知らない第三者には
ほとんど正しく読みだすことが不可能となり、従って記
憶されたデータの機密保持ができるという効果が得られ
る。
体記憶部とそれに記憶されてるデータの値によって読み
出し専用半導体記憶装置のアドレス値を変換するアドレ
ス変換部を内蔵させることにより、該半導体記憶装置に
記憶されたソフトウェア等のデータが、パスワードを入
力できない、すなわちパスワードを知らない第三者には
ほとんど正しく読みだすことが不可能となり、従って記
憶されたデータの機密保持ができるという効果が得られ
る。
第１図は本発明の半導体記憶装置の一実施例を示す構成
図 第２図は従来の半導体記憶装置の構成図１・・・アドレ
スバッファ ２・・・アドレス変換部 ３・・・アドレスデコーダ ４・・・読み出し専用半導体記憶部 ５・・・パスワード記憶用半導体記憶部６・・・出力バ
ッファ 以 上 出願人 セイコーエプソン株式会社 代理人弁理士 上柳雅？（他１名） Ｌ口 第２ 賦
図 第２図は従来の半導体記憶装置の構成図１・・・アドレ
スバッファ ２・・・アドレス変換部 ３・・・アドレスデコーダ ４・・・読み出し専用半導体記憶部 ５・・・パスワード記憶用半導体記憶部６・・・出力バ
ッファ 以 上 出願人 セイコーエプソン株式会社 代理人弁理士 上柳雅？（他１名） Ｌ口 第２ 賦
Claims (1)
- 読み出し専用の第一の半導体記憶部と、書き込み並びに
読み出し可能な第二の半導体記憶部と、該第二の半導体
記憶部に記憶された値によって、第一の半導体記憶部の
アドレスを変換するアドレス変換部を有することを特徴
とする読み出し専用半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095128A JPH01266645A (ja) | 1988-04-18 | 1988-04-18 | 読み出し専用半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63095128A JPH01266645A (ja) | 1988-04-18 | 1988-04-18 | 読み出し専用半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01266645A true JPH01266645A (ja) | 1989-10-24 |
Family
ID=14129186
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63095128A Pending JPH01266645A (ja) | 1988-04-18 | 1988-04-18 | 読み出し専用半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266645A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7574576B2 (en) | 2006-12-22 | 2009-08-11 | Spansion Llc | Semiconductor device and method of controlling the same |
| US20110289293A1 (en) * | 2010-05-21 | 2011-11-24 | Renesas Electronics Corporation | Semiconductor device |
-
1988
- 1988-04-18 JP JP63095128A patent/JPH01266645A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7574576B2 (en) | 2006-12-22 | 2009-08-11 | Spansion Llc | Semiconductor device and method of controlling the same |
| US20110289293A1 (en) * | 2010-05-21 | 2011-11-24 | Renesas Electronics Corporation | Semiconductor device |
| US9111649B2 (en) * | 2010-05-21 | 2015-08-18 | Renesas Electronics Corporation | Tamper resistant semiconductor device with access control |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6324628B1 (en) | Programming flash in a closed system | |
| JPH0342732A (ja) | 半導体集積回路 | |
| US4649476A (en) | Microcomputer having an internal address mapper | |
| US20030120945A1 (en) | Program writable IC card and method thereof | |
| US5444852A (en) | I/O device interface having buffer mapped in processor memory addressing space and control registers mapped in processor I/O addressing space | |
| US6101587A (en) | Data protection circuit for semiconductor memory device | |
| US6351418B1 (en) | Memory device capable of preventing from illegally read out memory contents | |
| JPS6348119B2 (ja) | ||
| JP2000029790A (ja) | データセキュリティシステム | |
| US5577005A (en) | Circuit for using chip information | |
| JPS5892054A (ja) | プログラマブル・チツプ・イネ−ブル回路 | |
| SU1633413A1 (ru) | Устройство дл управлени обменом ЭВМ с периферийными устройствами | |
| US20010052079A1 (en) | Program writable IC card and method thereof | |
| JPH064480Y2 (ja) | 半導体記憶装置 | |
| JPH06103106A (ja) | プログラムデバッグ装置 | |
| JP2715653B2 (ja) | メモリ内蔵集積回路 | |
| JPS60245057A (ja) | １チツプマイクロコンピユ−タ | |
| JPS62236054A (ja) | 半導体記憶装置 | |
| JPH0431939A (ja) | 外部記憶装置 | |
| JPH04148444A (ja) | マイクロプロセッサシステム | |
| JPS6347831A (ja) | マイクロコンピユ−タ | |
| JPH023164A (ja) | デュアル・ポート・メモリ | |
| JPH06119250A (ja) | メモリ情報保護回路及びメモリ情報保護方法 | |
| JPH06309270A (ja) | Ｄｐｒａｍに内蔵のインタラプト制御回路 | |
| JPH0632048B2 (ja) | シングルチツプマイクロコンピユ−タ |