JPH01266741A - マスタースライス半導体集積回路のセル - Google Patents
マスタースライス半導体集積回路のセルInfo
- Publication number
- JPH01266741A JPH01266741A JP9512188A JP9512188A JPH01266741A JP H01266741 A JPH01266741 A JP H01266741A JP 9512188 A JP9512188 A JP 9512188A JP 9512188 A JP9512188 A JP 9512188A JP H01266741 A JPH01266741 A JP H01266741A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- oscillation
- master slice
- input
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 230000010355 oscillation Effects 0.000 claims description 25
- 239000011521 glass Substances 0.000 claims description 8
- 239000011159 matrix material Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は多数個のセルを２次元行列状に配列してなるマ
スタースライス半導体集積回路（以下マスタースライス
ＩＣと称する）に内蔵された１つの入出力用パッドを発
振用端子及び入出力端子用のどちらか選択可能にしたこ
とに関するものである。
スタースライス半導体集積回路（以下マスタースライス
ＩＣと称する）に内蔵された１つの入出力用パッドを発
振用端子及び入出力端子用のどちらか選択可能にしたこ
とに関するものである。
従来のマスタースライスＩＣは発Ｇ ｆａ子用バッドを
入出力用パッドに変更する時または逆の時に出力ドライ
バー用Ｍ ＯＳ型トランジスタのドレインを切断又は接
続するか、あるいは４枚以上のガラスマスクを変更して
いた。
入出力用パッドに変更する時または逆の時に出力ドライ
バー用Ｍ ＯＳ型トランジスタのドレインを切断又は接
続するか、あるいは４枚以上のガラスマスクを変更して
いた。
しかし、前述の従来技術では、水晶発振又はセラミック
発振の発振方式の場合、発振用端子パッドに静電気保護
用ダイオードを別途用意する必要があり、面積を浪費す
ることや、又は４枚以上のガラスマスクを必要とすると
いう問題点があった。
発振の発振方式の場合、発振用端子パッドに静電気保護
用ダイオードを別途用意する必要があり、面積を浪費す
ることや、又は４枚以上のガラスマスクを必要とすると
いう問題点があった。
本発明はこの様な問題点を解決するもので、その目的と
するところは、発振方式の選択により１つのパッドを、
発振ドレイン端子用パッドとして使用でき又は、外部発
振クロックを与える場合は１枚のガラスマスク変更で入
出力端子用パッドとして使用でき、又Ｎチャンネルトラ
ンジスタのドレインは静電気保護用ダイオードとして使
用できるマスタースライスＩＣのセルを提供することに
ある。
するところは、発振方式の選択により１つのパッドを、
発振ドレイン端子用パッドとして使用でき又は、外部発
振クロックを与える場合は１枚のガラスマスク変更で入
出力端子用パッドとして使用でき、又Ｎチャンネルトラ
ンジスタのドレインは静電気保護用ダイオードとして使
用できるマスタースライスＩＣのセルを提供することに
ある。
本発明のマスタースライスＩＣのセルは、マスタースラ
イスＩＣに内蔵された１つのパッドを１枚のガラスマス
ク変更により発振端子用パッド及び入出力端子用パッド
の選択が可能になるよう構成され、前記パッドに接続し
ている出力ドライバー用ＭＯ３型トランジスタのドレイ
ンを接続したままに前記発振端子用パッド及び前記入出
力端子用パッドの選択を可能にしていることを特徴とす
る。
イスＩＣに内蔵された１つのパッドを１枚のガラスマス
ク変更により発振端子用パッド及び入出力端子用パッド
の選択が可能になるよう構成され、前記パッドに接続し
ている出力ドライバー用ＭＯ３型トランジスタのドレイ
ンを接続したままに前記発振端子用パッド及び前記入出
力端子用パッドの選択を可能にしていることを特徴とす
る。
以下に本発明について、実施例に基づき詳細に説明する
。
。
第１図は本発明の実施例を回路図に示す図である。
まず発振方式として水晶発振及びセラミック発振を用い
る場合、発振用パッドとして発振ゲート端子用パッド６
と発振ドレイン端子用パッド５が必要となり、スイッチ
１はａ側にオンし、スイッチ２もａ側にオンしてパッド
５は発振ドレイン端子用パッドとして使用可能となる。
る場合、発振用パッドとして発振ゲート端子用パッド６
と発振ドレイン端子用パッド５が必要となり、スイッチ
１はａ側にオンし、スイッチ２もａ側にオンしてパッド
５は発振ドレイン端子用パッドとして使用可能となる。
ここでスイッチ２をａ側にオンすることにより出力ドラ
イバー用Ｎチャンネルトランジスタ４はオフしてパッド
５で信号の衝突はない、又Ｎチャンネルトランジスタ４
のドレインは静電気保護用ダイオードとして使用される
。ここで抵抗３はＮチャンネルトランジスタ４のゲート
コントロール用である。
イバー用Ｎチャンネルトランジスタ４はオフしてパッド
５で信号の衝突はない、又Ｎチャンネルトランジスタ４
のドレインは静電気保護用ダイオードとして使用される
。ここで抵抗３はＮチャンネルトランジスタ４のゲート
コントロール用である。
次に発振方式として外部から発振用クロックを与える場
合、スイッチ１はｂ Ｉｌ’ｌ！ｌにオンし、スイ・ソ
チ２らｂ側にオンすることにより、パッド５は入出力端
子用パッドとして使用可能となる。ここでパッド６は外
部クロック信号を与える発振ゲート端子用パッドとして
使用する。ここで抵抗３は入力用プルアップ抵抗であり
、又Ｎチャンネルトランジスタ４は出力ドライバー用で
ある。
合、スイッチ１はｂ Ｉｌ’ｌ！ｌにオンし、スイ・ソ
チ２らｂ側にオンすることにより、パッド５は入出力端
子用パッドとして使用可能となる。ここでパッド６は外
部クロック信号を与える発振ゲート端子用パッドとして
使用する。ここで抵抗３は入力用プルアップ抵抗であり
、又Ｎチャンネルトランジスタ４は出力ドライバー用で
ある。
このスイッチ１及びスイッチ２をたとえばアルミマスク
等の１枚のガラスマスク変更により上述した仕様通り選
択可能である。
等の１枚のガラスマスク変更により上述した仕様通り選
択可能である。
上述の如く本発明の回路構成をもったマスタースライス
ＩＣのセルによれば、発振方式によって１つのパッドを
１枚°のガラスマスク変更により、発振端子用パッド及
び入出力端子用パッド選択可能になる。又Ｎチャンネル
トランジスタのドレインを接続したままにすることによ
り、静電気保護ダイオードとして利用でき面積を有効に
活用できる。又１枚のガラスマスク変更により端子用パ
ッドを有効利用でき、コストパフォーマンスを向上する
ことができる。
ＩＣのセルによれば、発振方式によって１つのパッドを
１枚°のガラスマスク変更により、発振端子用パッド及
び入出力端子用パッド選択可能になる。又Ｎチャンネル
トランジスタのドレインを接続したままにすることによ
り、静電気保護ダイオードとして利用でき面積を有効に
活用できる。又１枚のガラスマスク変更により端子用パ
ッドを有効利用でき、コストパフォーマンスを向上する
ことができる。
第１図は本発明の実施例を回路図に示す図である。
１・・・スイッチ
２・・・スイッチ
３・・・抵抗
４・・・Ｎチャンネルトランジスタ
５・・・パッド
６・・・パッド
７・・・発振用インバータ
８・・・インバータ
９・・・入力データ信号
１０・・・出力データ信号
以上
出願人 セイコーエプソン株式会社
Claims (1)
- 多数個のセルを２次元行列状に配列してなるマスター
スライス半導体集積回路に内蔵された１つの入出力用パ
ッドを、１枚のガラスマスク変更により発振端子用パッ
ト及び入出力端子用パッドの選択が可能になるよう構成
され、前記パッドに接続している出力ドライバー用ＭＯ
Ｓ型トランジスタのドレインを接続したままに前記発振
端子用パッド及び前記入出力端子用パッドの選択を可能
にしていることを特徴とする多数個のセルを２次元行列
状に配列してなるマスタースライス半導体集積回路のセ
ル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9512188A JPH01266741A (ja) | 1988-04-18 | 1988-04-18 | マスタースライス半導体集積回路のセル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9512188A JPH01266741A (ja) | 1988-04-18 | 1988-04-18 | マスタースライス半導体集積回路のセル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01266741A true JPH01266741A (ja) | 1989-10-24 |
Family
ID=14129001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9512188A Pending JPH01266741A (ja) | 1988-04-18 | 1988-04-18 | マスタースライス半導体集積回路のセル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01266741A (ja) |
-
1988
- 1988-04-18 JP JP9512188A patent/JPH01266741A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01266741A (ja) | マスタースライス半導体集積回路のセル | |
| JPS6043295A (ja) | 半導体記憶装置 | |
| JPH05206420A (ja) | 半導体集積回路 | |
| JPH0955470A (ja) | 半導体回路及び半導体回路装置 | |
| US20040051575A1 (en) | Flip flop, shift register, and operating method thereof | |
| JPH0496369A (ja) | ゲートアレー型ｌｓｉ | |
| JP3705526B2 (ja) | 半導体記憶装置 | |
| JPS6155774A (ja) | １チツプマイクロコンピユ−タ | |
| JP2689808B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH0254617A (ja) | 入出力バッファ回路 | |
| JPH02268510A (ja) | ゲートアレイ装置によるバスデータ保持回路 | |
| JPH02266609A (ja) | セット・リセット式フリップフロップ回路 | |
| JPH02205110A (ja) | フリップフロップ回路装置 | |
| JPS61274511A (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2862930B2 (ja) | 半導体装置 | |
| JP3180256B2 (ja) | 半導体集積回路 | |
| JP2548813B2 (ja) | ガリウム砒素半導体集積回路 | |
| JPH02283123A (ja) | 半導体装置 | |
| JP2683150B2 (ja) | 半導体集積回路 | |
| JPS59154823A (ja) | 半導体回路 | |
| JPS63303410A (ja) | 半導体集積回路装置 | |
| JPH07114355B2 (ja) | 出力回路 | |
| JPH0349410A (ja) | セット優先セットリセット付ｃｍｏｓラッチ回路 | |
| JPH0323710A (ja) | 遅延回路 | |
| JPS62172595A (ja) | 半導体集積回路記憶装置 |