JPH01268047A - ポリシリコン抵抗の形成方法 - Google Patents
ポリシリコン抵抗の形成方法Info
- Publication number
- JPH01268047A JPH01268047A JP63097201A JP9720188A JPH01268047A JP H01268047 A JPH01268047 A JP H01268047A JP 63097201 A JP63097201 A JP 63097201A JP 9720188 A JP9720188 A JP 9720188A JP H01268047 A JPH01268047 A JP H01268047A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- resistance
- temperature
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にデジタルＩ
ＣやアナログＩＣに使用されているポリシリコン抵抗の
形成方法に関する。
ＣやアナログＩＣに使用されているポリシリコン抵抗の
形成方法に関する。
従来、この種のポリシリコン抵抗の形成方法はシリコン
酸化膜上又はシリコン窒化膜上に減圧化学気相成長装置
で原料ガスにＳ ｉ Ｈ４を用いて成長温度６５０℃で
約０．２μｍの膜厚のポリシリコン膜を成長する。この
後不純物として、例えばヒ素を加速電圧７０ＫｅＶ、ド
ース１．ＯＸ １０１６ａｎ−２のイオン注入条件でポ
リシリコン膜にドープし９５０℃の窒素雰囲気中で５５
分間の熱処理を行い、不純物の活性化を行う。次にリン
グラフィ技術等を用いてポリシリコン抵抗パターンを形
成し、ポリシリコン膜上にカバー膜を堆積し、最後にポ
リシリコン膜と導伝性をとるためのメタルを堆積してポ
リシリコン抵抗を形成していた。この様にして形成した
ポリシリコン抵抗は層抵抗で約５００Ω／口で、−２５
℃から１２５℃間の温度変化をさせたときの抵抗の温度
係数は−１０００〜−２０００ｐｐｍ／℃と非常に大き
い負の温度係数をもっている。
酸化膜上又はシリコン窒化膜上に減圧化学気相成長装置
で原料ガスにＳ ｉ Ｈ４を用いて成長温度６５０℃で
約０．２μｍの膜厚のポリシリコン膜を成長する。この
後不純物として、例えばヒ素を加速電圧７０ＫｅＶ、ド
ース１．ＯＸ １０１６ａｎ−２のイオン注入条件でポ
リシリコン膜にドープし９５０℃の窒素雰囲気中で５５
分間の熱処理を行い、不純物の活性化を行う。次にリン
グラフィ技術等を用いてポリシリコン抵抗パターンを形
成し、ポリシリコン膜上にカバー膜を堆積し、最後にポ
リシリコン膜と導伝性をとるためのメタルを堆積してポ
リシリコン抵抗を形成していた。この様にして形成した
ポリシリコン抵抗は層抵抗で約５００Ω／口で、−２５
℃から１２５℃間の温度変化をさせたときの抵抗の温度
係数は−１０００〜−２０００ｐｐｍ／℃と非常に大き
い負の温度係数をもっている。
上述した従来のポリシリコン抵抗の形成方法では、シリ
コン結晶粒の制御が難しく、所望の抵抗値が得られても
その抵抗値の温度変化に対する変化量が大きいという問
題点がある。これは一般には次の様に考えられている。
コン結晶粒の制御が難しく、所望の抵抗値が得られても
その抵抗値の温度変化に対する変化量が大きいという問
題点がある。これは一般には次の様に考えられている。
ポリシリコン膜の抵抗及び抵抗の温度変化はポリシリコ
ン膜の結晶構造とキャリアの挙動とが関係している。ポ
リシリコン膜の結晶構造はポリシリコン結晶粒とその結
晶粒界部から成っている。このうちポリシリコン結晶粒
内でのキャリアの挙動は、単結晶シリコンと類似してい
ると考えられ、温度が上昇するとキャリアの散乱確率が
高くなり抵抗は上昇する方向にある。これに対し結晶粒
界部及びその近傍の結晶欠陥を多く含む領域ではキャリ
アの捕獲準位が多く存在するため、この捕獲準位にとら
えられたキャリアは周囲のポリシリコン結晶粒子内に空
間電荷層を形成しキャリアを散乱させる。このため捕獲
されたキャリアが結晶粒界での電位を高め、電位障壁を
形成する。しかし温度が上昇すると捕獲されたキャリア
が捕獲準位より流出し上述した電位障壁が低下するため
ポリシリコン結晶粒界部及びその近傍では温度上昇に伴
って抵抗は下降する方向にある。このため従来のポリシ
リコン抵抗形成方法では、ポリシリコン膜の結晶構造、
特にポリシリコン結晶粒の大きさと結晶粒界総量を制御
しにくく、非常に多くの結晶粒界が存在するためポリシ
リコン抵抗の温度を上昇させるとポリシリコン結晶粒内
での抵抗の上昇成分よりも結晶粒界付近での抵抗の下降
成分の方が大きくなり、従来例に示した通り抵抗の温度
係数は非常に大きい負の値を示す。このためこの様なポ
リシリコン抵抗を用いるＩＣやＬＳＩではそれらのデバ
イスの温度変化に伴うデバイスの保証特性や回路設計上
のマージンなどの点で大きな負担となるなどの問題点が
生じている。
ン膜の結晶構造とキャリアの挙動とが関係している。ポ
リシリコン膜の結晶構造はポリシリコン結晶粒とその結
晶粒界部から成っている。このうちポリシリコン結晶粒
内でのキャリアの挙動は、単結晶シリコンと類似してい
ると考えられ、温度が上昇するとキャリアの散乱確率が
高くなり抵抗は上昇する方向にある。これに対し結晶粒
界部及びその近傍の結晶欠陥を多く含む領域ではキャリ
アの捕獲準位が多く存在するため、この捕獲準位にとら
えられたキャリアは周囲のポリシリコン結晶粒子内に空
間電荷層を形成しキャリアを散乱させる。このため捕獲
されたキャリアが結晶粒界での電位を高め、電位障壁を
形成する。しかし温度が上昇すると捕獲されたキャリア
が捕獲準位より流出し上述した電位障壁が低下するため
ポリシリコン結晶粒界部及びその近傍では温度上昇に伴
って抵抗は下降する方向にある。このため従来のポリシ
リコン抵抗形成方法では、ポリシリコン膜の結晶構造、
特にポリシリコン結晶粒の大きさと結晶粒界総量を制御
しにくく、非常に多くの結晶粒界が存在するためポリシ
リコン抵抗の温度を上昇させるとポリシリコン結晶粒内
での抵抗の上昇成分よりも結晶粒界付近での抵抗の下降
成分の方が大きくなり、従来例に示した通り抵抗の温度
係数は非常に大きい負の値を示す。このためこの様なポ
リシリコン抵抗を用いるＩＣやＬＳＩではそれらのデバ
イスの温度変化に伴うデバイスの保証特性や回路設計上
のマージンなどの点で大きな負担となるなどの問題点が
生じている。
本発明のポリシリコン抵抗の形成方法はシリコン酸化膜
上又はシリコン窒化膜上にノン・ドープのアモルファス
・シリコン膜を堆積し、さらにイオン注入法又はプラズ
マ・ドープ法などを用いて不純物の導入を行う。この時
、ノン・ドープのアモルファス・シリコン膜のかわりに
、７モルファ゛ス・シリコン膜堆積中に不純物をドープ
したアモルファス・シリコン膜を用いてもよい。次にポ
リシリコン結晶粒制御のための熱処理を行う。熱処理条
件は５５０℃から１２００℃の温度範囲の中で、所望の
抵抗値で抵抗の温度変化が小さくなるようなポリシリコ
ン結晶構造をもつように任意の温度で行う。熱処理雰囲
気は窒素雰囲気又はそれにかわる不活性ガス雰囲気又は
水素雰囲気中で行う。ポリシリコン結晶粒制御のための
熱処理は不純物ドープ前に行ってもよい。
上又はシリコン窒化膜上にノン・ドープのアモルファス
・シリコン膜を堆積し、さらにイオン注入法又はプラズ
マ・ドープ法などを用いて不純物の導入を行う。この時
、ノン・ドープのアモルファス・シリコン膜のかわりに
、７モルファ゛ス・シリコン膜堆積中に不純物をドープ
したアモルファス・シリコン膜を用いてもよい。次にポ
リシリコン結晶粒制御のための熱処理を行う。熱処理条
件は５５０℃から１２００℃の温度範囲の中で、所望の
抵抗値で抵抗の温度変化が小さくなるようなポリシリコ
ン結晶構造をもつように任意の温度で行う。熱処理雰囲
気は窒素雰囲気又はそれにかわる不活性ガス雰囲気又は
水素雰囲気中で行う。ポリシリコン結晶粒制御のための
熱処理は不純物ドープ前に行ってもよい。
次に、本発明について図面を参照して説明する。
第１図（ａ）及び（ｂ）は、不純物にヒ素を用いた場合
のポリシリコン抵抗の一実施例を工程順に示す断面図で
ある。
のポリシリコン抵抗の一実施例を工程順に示す断面図で
ある。
先ず、第１図（ａ）のようにシリコン基板１１の上に、
シリコン酸化膜（ＳｉＯ□）１２を形成し、その上にア
モルファス・シリコン１３を減圧化学気相成長装置（Ｌ
ＰＣＶＤ）を用いて原料ガスにＳｉＨ４又はＳｉ２Ｈ６
ガスを使用して成長温度５５０℃で約０．２μｍ堆積し
た。さらに、これを窒素雰囲気中で６００℃１２時間の
アニールを行い、ポリシリコンに変換した後に不純物の
ヒ素を加速電圧５０ＫｅＶ、 ドース５． Ｏｘ １
０ ”ｃｍ−”の条件でイオン注入を行った。ここでイ
オン注入はアニール前に行ってもよい。
シリコン酸化膜（ＳｉＯ□）１２を形成し、その上にア
モルファス・シリコン１３を減圧化学気相成長装置（Ｌ
ＰＣＶＤ）を用いて原料ガスにＳｉＨ４又はＳｉ２Ｈ６
ガスを使用して成長温度５５０℃で約０．２μｍ堆積し
た。さらに、これを窒素雰囲気中で６００℃１２時間の
アニールを行い、ポリシリコンに変換した後に不純物の
ヒ素を加速電圧５０ＫｅＶ、 ドース５． Ｏｘ １
０ ”ｃｍ−”の条件でイオン注入を行った。ここでイ
オン注入はアニール前に行ってもよい。
次に、リソグラフィ技術などを用いて形成したポリシリ
コン抵抗を第１図（ｂ）に示す。ここでは（ａ）図での
アモルファス・シリコンから形成したヒ素のドープされ
たポリシリコン膜１４が示されている。さらにカバーの
ＣＶＤシリコン酸化膜１５、ポリシリコンと導電性をと
るためのメタル１６が示されている。
コン抵抗を第１図（ｂ）に示す。ここでは（ａ）図での
アモルファス・シリコンから形成したヒ素のドープされ
たポリシリコン膜１４が示されている。さらにカバーの
ＣＶＤシリコン酸化膜１５、ポリシリコンと導電性をと
るためのメタル１６が示されている。
上述してきたポリシリコン抵抗では層抵抗が約３１０Ω
／口、抵抗の温度係数は２５℃から１２５℃の間で±５
０ｐｐｍ／℃を示し、従来のポリシリコン抵抗では層抵
抗が約３００Ω／口のとき、その抵抗の温度係数が−ｌ
ｏ ｏ Ｏｐｐｍ／℃程度であることと比較すると格段
に優也ていることがわかる。
／口、抵抗の温度係数は２５℃から１２５℃の間で±５
０ｐｐｍ／℃を示し、従来のポリシリコン抵抗では層抵
抗が約３００Ω／口のとき、その抵抗の温度係数が−ｌ
ｏ ｏ Ｏｐｐｍ／℃程度であることと比較すると格段
に優也ていることがわかる。
第２図（ａ）及び（ｂ）は実施例２を示し、不純物にポ
ロンを用いた場合のポリシリコン抵抗作成の工程順に示
す断面図である。
ロンを用いた場合のポリシリコン抵抗作成の工程順に示
す断面図である。
先ず、第２図（ａ）のようにシリコン基板２１の上にシ
リコン酸化膜（Ｓ ｉ Ｏｘ） ２２を形成し、その上
にアモルファス・シリコン２３を減圧化学気相成長装置
（ＬＰＣＶＤ）を用いて原料ガスに５ｉＨａ又は５ｉ２
Ｈ，ガスを使用して成長温度５５０℃で約０．２μｍ堆
積した。さらにこれを窒素雰囲気中で１０００℃、４０
分間のアニールを行いポリシリフンに変換した後に不純
物のポロンを加速電圧５０ＫｅＶ、 ドース１． Ｏ
Ｘ １０ ”ａｎ−”の条件でイオン注入を行った。こ
こでイオン注入はアニール前に行ってもよい。
リコン酸化膜（Ｓ ｉ Ｏｘ） ２２を形成し、その上
にアモルファス・シリコン２３を減圧化学気相成長装置
（ＬＰＣＶＤ）を用いて原料ガスに５ｉＨａ又は５ｉ２
Ｈ，ガスを使用して成長温度５５０℃で約０．２μｍ堆
積した。さらにこれを窒素雰囲気中で１０００℃、４０
分間のアニールを行いポリシリフンに変換した後に不純
物のポロンを加速電圧５０ＫｅＶ、 ドース１． Ｏ
Ｘ １０ ”ａｎ−”の条件でイオン注入を行った。こ
こでイオン注入はアニール前に行ってもよい。
次に、リングラフィ技術などを用いて形成したポリシリ
コン抵抗を第２図（ｂ）い示す。ここでは（ａ）図での
アモルファス・シリコンから形成したポロンのドープさ
れたポリシリコン膜２４が示されている。さらにカバー
〇〇ＶＤシリコン酸化膜２５、ポリシリコンと導電性を
とるためのメタル２６が示されている。
コン抵抗を第２図（ｂ）い示す。ここでは（ａ）図での
アモルファス・シリコンから形成したポロンのドープさ
れたポリシリコン膜２４が示されている。さらにカバー
〇〇ＶＤシリコン酸化膜２５、ポリシリコンと導電性を
とるためのメタル２６が示されている。
上述１．できた実施例２ではポリシリコンの層抵抗が約
ＩＫΩ１０、抵抗の温度係数は２５℃から１２５℃の間
で＋５０ｐｐｍ／Ｔを示し、従来のポリシリコン抵抗で
は層抵抗が約ＩＫΩ１０のとき、その抵抗の温度係数が
−１，０００〜−１５００ｐｐｍ／℃程度であることと
比較するとポリシリコン抵抗を用いた回路設計などの点
で非常に有利である７〔発明の効果〕 以上説明したように本発明は、各種ＩＣ，ＬＳＩに使即
されているポリシリコン抵抗を形成する際、はじめにア
モルファス・シリコン膜を堆積し、これを熱処理して粒
子の大きさが制御されたポリシリコン膜をもつことを特
徴とする。ポリシリフン抵抗の電気特性、主に抵抗の温
度変化は先にも述べた通りポリシリコン膜の結晶構造と
ドープされた不純物によるキャリアの挙動に関係がある
。このため抵抗の温度変化を小さくするためにはポリシ
リコン抵抗の温度を上昇させた際のポリシリコン結晶粒
子内での抵抗上昇成分とポリシリコン結晶粒界及びその
近傍に分布しているキャリアにより抵抗下降成分とが互
いに相殺する様なポリシリコン膜の構造（主に結晶粒の
大きさと結晶粒界総量との関係）にする必要があり、所
望の抵抗値でその抵抗の温度変化を小さくするためには
、それぞれの抵抗値にみ合ったポリシリコン膜構造にし
なければならない。ここで先に述べたようにシリコン酸
化膜又はシリコン窒化膜などの上にアモルファス・シリ
コン膜を堆積し熱処理を行うことによって所望のポリシ
リコン膜を得られ、その結果、従来よりも優れた抵抗の
温度係数をもつポリシリコン抵抗が形成でき、かつ回路
設計ヒの負担も軽減できる効果がある。
ＩＫΩ１０、抵抗の温度係数は２５℃から１２５℃の間
で＋５０ｐｐｍ／Ｔを示し、従来のポリシリコン抵抗で
は層抵抗が約ＩＫΩ１０のとき、その抵抗の温度係数が
−１，０００〜−１５００ｐｐｍ／℃程度であることと
比較するとポリシリコン抵抗を用いた回路設計などの点
で非常に有利である７〔発明の効果〕 以上説明したように本発明は、各種ＩＣ，ＬＳＩに使即
されているポリシリコン抵抗を形成する際、はじめにア
モルファス・シリコン膜を堆積し、これを熱処理して粒
子の大きさが制御されたポリシリコン膜をもつことを特
徴とする。ポリシリフン抵抗の電気特性、主に抵抗の温
度変化は先にも述べた通りポリシリコン膜の結晶構造と
ドープされた不純物によるキャリアの挙動に関係がある
。このため抵抗の温度変化を小さくするためにはポリシ
リコン抵抗の温度を上昇させた際のポリシリコン結晶粒
子内での抵抗上昇成分とポリシリコン結晶粒界及びその
近傍に分布しているキャリアにより抵抗下降成分とが互
いに相殺する様なポリシリコン膜の構造（主に結晶粒の
大きさと結晶粒界総量との関係）にする必要があり、所
望の抵抗値でその抵抗の温度変化を小さくするためには
、それぞれの抵抗値にみ合ったポリシリコン膜構造にし
なければならない。ここで先に述べたようにシリコン酸
化膜又はシリコン窒化膜などの上にアモルファス・シリ
コン膜を堆積し熱処理を行うことによって所望のポリシ
リコン膜を得られ、その結果、従来よりも優れた抵抗の
温度係数をもつポリシリコン抵抗が形成でき、かつ回路
設計ヒの負担も軽減できる効果がある。
また現在のアモルファス・シリコン膜の堆積方法には、
減圧又は常圧の熱化学気相成長法、プラズマ化学気相成
長法２スパツタリング成長法、蒸着法２分子線ビーム成
長法、イオンビーム成長法などがあり、これらのいずれ
の方法を用いても本発明の効果を得ることができる。
減圧又は常圧の熱化学気相成長法、プラズマ化学気相成
長法２スパツタリング成長法、蒸着法２分子線ビーム成
長法、イオンビーム成長法などがあり、これらのいずれ
の方法を用いても本発明の効果を得ることができる。
第１図（ａ）及び（ｂ）、第２図（ａ）及び（ｂ）は本
発明方法を工程順に示す断面図である。 １１．２１・・・・・・シリコン基板、１２，２２・・
・・・・シリコン酸化膜、１３・・・・・・ヒ素をドー
プしたアモルファス・シリコン、１４・・・・・・ヒ素
をドープしたポリシリコン、１５．２５・・・・・・Ｃ
ＶＤシリコン酸化膜、１６．２６・・・・・・メタル、
２３・・・・・・ポロンをドープしたアモルファス・シ
リコン、２４・・・・・・ポロンをドープしたポリシリ
コン。 代理人 弁理士 内 原 音 竿１図 矛Ｚ図
発明方法を工程順に示す断面図である。 １１．２１・・・・・・シリコン基板、１２，２２・・
・・・・シリコン酸化膜、１３・・・・・・ヒ素をドー
プしたアモルファス・シリコン、１４・・・・・・ヒ素
をドープしたポリシリコン、１５．２５・・・・・・Ｃ
ＶＤシリコン酸化膜、１６．２６・・・・・・メタル、
２３・・・・・・ポロンをドープしたアモルファス・シ
リコン、２４・・・・・・ポロンをドープしたポリシリ
コン。 代理人 弁理士 内 原 音 竿１図 矛Ｚ図
Claims (1)
- ポリシリコン抵抗を形成する際、初めにアモルファス
シリコン膜を形成し、その後熱処理を行って多結晶化さ
せたポリシリコン膜を抵抗として用いることを特徴とす
るポリシリコン抵抗の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097201A JPH01268047A (ja) | 1988-04-19 | 1988-04-19 | ポリシリコン抵抗の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097201A JPH01268047A (ja) | 1988-04-19 | 1988-04-19 | ポリシリコン抵抗の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268047A true JPH01268047A (ja) | 1989-10-25 |
Family
ID=14185994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097201A Pending JPH01268047A (ja) | 1988-04-19 | 1988-04-19 | ポリシリコン抵抗の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268047A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| US5783257A (en) * | 1994-06-17 | 1998-07-21 | Tokyo Electron Limited | Method for forming doped polysilicon films |
| JP2008263052A (ja) * | 2007-04-12 | 2008-10-30 | Renesas Technology Corp | 半導体装置の製造方法 |
-
1988
- 1988-04-19 JP JP63097201A patent/JPH01268047A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5037766A (en) * | 1988-12-06 | 1991-08-06 | Industrial Technology Research Institute | Method of fabricating a thin film polysilicon thin film transistor or resistor |
| US5783257A (en) * | 1994-06-17 | 1998-07-21 | Tokyo Electron Limited | Method for forming doped polysilicon films |
| JP2008263052A (ja) * | 2007-04-12 | 2008-10-30 | Renesas Technology Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4762801A (en) | Method of fabricating polycrystalline silicon resistors having desired temperature coefficients | |
| US4479831A (en) | Method of making low resistance polysilicon gate transistors and low resistance interconnections therefor via gas deposited in-situ doped amorphous layer and heat-treatment | |
| US5187559A (en) | Semiconductor device and process for producing same | |
| JPH04299566A (ja) | 高抵抗用多結晶シリコンの抵抗値維持方法 | |
| JPH0614532B2 (ja) | 多結晶半導体材料中に抵抗体を形成する方法 | |
| JP2000512807A (ja) | 安定化された多結晶シリコンレジスタ及びその製造方法 | |
| JPS60109260A (ja) | 補償された多結晶シリコン抵抗素子 | |
| JP3408401B2 (ja) | 半導体記憶素子およびその製造方法 | |
| US5240511A (en) | Lightly doped polycrystalline silicon resistor having a non-negative temperature coefficient | |
| JPH05299348A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPH0614549B2 (ja) | 薄膜トランジスタ | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| JP3006396B2 (ja) | 半導体薄膜の形成方法 | |
| JPH09139360A (ja) | 半導体素子の金属配線形成方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPS63307776A (ja) | 薄膜半導体装置とその製造方法 | |
| JPS59193062A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2504558B2 (ja) | 熱酸化膜の形成方法 | |
| JP2669611B2 (ja) | 半導体装置の製造方法 | |
| JPH04336468A (ja) | 薄膜トランジスタの製造方法 | |
| JP2830720B2 (ja) | 半導体装置の製造方法 | |
| JP2000331954A (ja) | 接触抵抗を減ずる半導体の構造とその形成方法 | |
| JP2875258B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0377658B2 (ja) | ||
| JPS58106855A (ja) | 半導体装置の製造方法 |