JPH01268191A - セラミック基板の配線ネット検査方法 - Google Patents
セラミック基板の配線ネット検査方法Info
- Publication number
- JPH01268191A JPH01268191A JP9775588A JP9775588A JPH01268191A JP H01268191 A JPH01268191 A JP H01268191A JP 9775588 A JP9775588 A JP 9775588A JP 9775588 A JP9775588 A JP 9775588A JP H01268191 A JPH01268191 A JP H01268191A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- circuit
- board
- resistor
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2805—Bare printed circuit boards
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
プリント板に使用される多層のセラミック基板において
、焼成積層後に基板の配線ネットの断線、ショートを検
査する検査方法に関し、配線ネットの検査を基板片面の
プロービィングで簡単化でき、断線及びショートの検査
を同時に行うことを目的とし、 セラミック基板の一方の面の電源と他の導体用端子を、
抵抗を介して回路接続し、セラミック基板の他方の面の
電源と他の導体用端子をプロービィングして、抵抗値に
より断線、ショートを検査するように構成する。
、焼成積層後に基板の配線ネットの断線、ショートを検
査する検査方法に関し、配線ネットの検査を基板片面の
プロービィングで簡単化でき、断線及びショートの検査
を同時に行うことを目的とし、 セラミック基板の一方の面の電源と他の導体用端子を、
抵抗を介して回路接続し、セラミック基板の他方の面の
電源と他の導体用端子をプロービィングして、抵抗値に
より断線、ショートを検査するように構成する。
本発明は、プリント板に使用される多層のセラミック基
板において、焼成積層後に基板の配線ネットの断線、シ
ョートを検査する検査方法に関する。
板において、焼成積層後に基板の配線ネットの断線、シ
ョートを検査する検査方法に関する。
近年、プリント板の実装において高密度化、高速化の要
求が著しく、この対策の１つとして基板の高多層化が考
えられている。高多層化基板用材料の特性としては、寸
法変化やそりが小さいこと、電気及び熱的特性が良いこ
と、熱膨張が小さいこと、半田耐熱性に優れていること
が要求され、この点で有機材に代わりセラミックを用い
た実用化が期待されている。
求が著しく、この対策の１つとして基板の高多層化が考
えられている。高多層化基板用材料の特性としては、寸
法変化やそりが小さいこと、電気及び熱的特性が良いこ
と、熱膨張が小さいこと、半田耐熱性に優れていること
が要求され、この点で有機材に代わりセラミックを用い
た実用化が期待されている。
セラミック基板の多層化方法には種々提案されているが
、そのうちの積層法ではグリーンシートの絶縁層に導体
パターンを印刷し、これを何層にも重ねて圧着した状態
で焼成することにより一体的に積層される。従って、こ
のセラミ・ンク基板では有機材基板のように、すべての
層に貫通したスルーホールによる配線ネンｌ−が無い。
、そのうちの積層法ではグリーンシートの絶縁層に導体
パターンを印刷し、これを何層にも重ねて圧着した状態
で焼成することにより一体的に積層される。従って、こ
のセラミ・ンク基板では有機材基板のように、すべての
層に貫通したスルーホールによる配線ネンｌ−が無い。
このため、積層化後の配線ネットのプローブによる検査
ではスルーホールを利用できず、新たな検査方法を確立
することが要求される。
ではスルーホールを利用できず、新たな検査方法を確立
することが要求される。
そこで、従来上記セラミック基板の配線ネット検査は第
２図のように行われている。即ち、セラミック基板１は
例えば４つのセラミックの絶縁層２ａないし２ｄを積層
した状態において、各層間にｖｉａに導体ペーストを詰
めて成る導体パターンが設けられる。ここで、絶縁層２
ｃと２ｄの間には電源導体３ａが設シフられ、この導体
３ａと接続した導体３ｂ、３０、非接続の導体３ ｄ、
３ｅが基板１の表面］ａと裏面１ｂに出ている。
２図のように行われている。即ち、セラミック基板１は
例えば４つのセラミックの絶縁層２ａないし２ｄを積層
した状態において、各層間にｖｉａに導体ペーストを詰
めて成る導体パターンが設けられる。ここで、絶縁層２
ｃと２ｄの間には電源導体３ａが設シフられ、この導体
３ａと接続した導体３ｂ、３０、非接続の導体３ ｄ、
３ｅが基板１の表面］ａと裏面１ｂに出ている。
そして、各導体３ｂないし３ｅは表面１ａで各集積回路
部品の端子４ａないし４ｇに、裏面１ｂで各入出力ビン
の端子５ａないし５ｄに接続している。
部品の端子４ａないし４ｇに、裏面１ｂで各入出力ビン
の端子５ａないし５ｄに接続している。
そこで、上記セラミック基板１において表面１ａの端子
４ｃと裏面１ｂの端子５ａにプローブ６．７を接して、
導体３ｂの断線検査を行う。以下、同様にして各導体３
ｃないし３ｅの配線不。
４ｃと裏面１ｂの端子５ａにプローブ６．７を接して、
導体３ｂの断線検査を行う。以下、同様にして各導体３
ｃないし３ｅの配線不。
トをプロービィングして検査するものである。
〔発明が解決しようとする課題］
ところで、上記従来の検査方法によると、プローブ６．
７を基板１の両面１ａ、］ｂに接触配置するため、検査
機の機構が蝮雑化する。また、２つのプローブ６．７の
移動時間等により検査時間が長くなる。一方、かかるブ
ロービイングでは断線検査のみ可能で、ネット間及び電
ａ導体とのショーＩ・は検査できない問題がある。
７を基板１の両面１ａ、］ｂに接触配置するため、検査
機の機構が蝮雑化する。また、２つのプローブ６．７の
移動時間等により検査時間が長くなる。一方、かかるブ
ロービイングでは断線検査のみ可能で、ネット間及び電
ａ導体とのショーＩ・は検査できない問題がある。
本発明は、かかる問題点に鑑みなされたものであって、
その目的とするところは、配線ネットの検査を基板片面
のブロービイングで簡単化でき、断線及びショートの検
査を同時に行うことができるセラミック基板の配線ネ７
ｌ・検査方法を提供することにある。
その目的とするところは、配線ネットの検査を基板片面
のブロービイングで簡単化でき、断線及びショートの検
査を同時に行うことができるセラミック基板の配線ネ７
ｌ・検査方法を提供することにある。
上記目的を達成するため、本発明の検査方法は、基板の
表、裏面に出ている電源導体を利用し、この電源導体と
他の導体を回路構成して検査するものである。
表、裏面に出ている電源導体を利用し、この電源導体と
他の導体を回路構成して検査するものである。
そこで、基板の一方の面の端子を抵抗を介して電源導体
の端子に回路接続する。そして、基板の他方の面の電源
導体と他の導体の端子をプロービィングして抵抗値を読
取り、抵抗値により断線、ショートを検査するものであ
る。
の端子に回路接続する。そして、基板の他方の面の電源
導体と他の導体の端子をプロービィングして抵抗値を読
取り、抵抗値により断線、ショートを検査するものであ
る。
上記方法により、セラミック基板の片面のみのブロービ
イングで検査されることになる。そして、２つの導体の
回路の抵抗値が無限大に増すことで断線が、途中短絡し
て抵抗値が減少することでショートが検査される。
イングで検査されることになる。そして、２つの導体の
回路の抵抗値が無限大に増すことで断線が、途中短絡し
て抵抗値が減少することでショートが検査される。
以下、本発明の実施例を図面に基いて説明する。
第１図において、符号１はセラミック基板、２ａないし
２ｄは絶縁層、３ａないし３ｃは電源導体、３ｄ、３ｅ
は人、出力信号の導体、４ａ、ないし４ｇ及び５ａない
し５ｄは各端子であって、第２図と同様に構成される。
２ｄは絶縁層、３ａないし３ｃは電源導体、３ｄ、３ｅ
は人、出力信号の導体、４ａ、ないし４ｇ及び５ａない
し５ｄは各端子であって、第２図と同様に構成される。
そこで、上記基板１の裏面１ｂの端子５ａないし５ｄが
抵抗８を有する回路９により接続される。そして、この
状態で基板１の表面１ａにおいて、例えば端子４ａと４
ｃにプローブ６．７を接触して検査機１０により抵抗値
を読取るのである。
抵抗８を有する回路９により接続される。そして、この
状態で基板１の表面１ａにおいて、例えば端子４ａと４
ｃにプローブ６．７を接触して検査機１０により抵抗値
を読取るのである。
これにより、電源導体３ｂと他の導体３ｄが抵抗８を有
する回路９を介して検査機１０に回路接続し、両扉体３
ｂ、３ｄが同時に検査される。そして、導体３ｂ、３ｄ
の途中が断線していると、抵抗値が無限大になってそれ
が検査できる。また、導体３ｄと電源導体３ａ又は３ｂ
との交差点Ｐ１又はＰ２でショートする場合は、抵抗８
が並列の接続状態になってその値が小さくなり、これに
より電源とのショートが検査できる。
する回路９を介して検査機１０に回路接続し、両扉体３
ｂ、３ｄが同時に検査される。そして、導体３ｂ、３ｄ
の途中が断線していると、抵抗値が無限大になってそれ
が検査できる。また、導体３ｄと電源導体３ａ又は３ｂ
との交差点Ｐ１又はＰ２でショートする場合は、抵抗８
が並列の接続状態になってその値が小さくなり、これに
より電源とのショートが検査できる。
以下、同様にしてプローブ６．７の接触位置を変えるこ
とで、配線ネットの各導体の断線、ショートが検査され
る。
とで、配線ネットの各導体の断線、ショートが検査され
る。
以上述べてきたように、本発明によれば、高多層のセラ
ミック基板でスルーホールが無い場合でも、基板片面の
ブロービイングで検査することができ、検査機構が簡素
化し、検査時間も短縮化する。
ミック基板でスルーホールが無い場合でも、基板片面の
ブロービイングで検査することができ、検査機構が簡素
化し、検査時間も短縮化する。
電源導体を利用して断線のみならずショートも同時に検
査できるので、検査性能が向上する。
査できるので、検査性能が向上する。
抵抗を有する回路を接続するだけであるから、構造が簡
単である。
単である。
第１図は本発明の検査方法の実施例を示す図、第２図は
従来の検査状態を示す図である。 図において、 １はセラミック基板、 １ａは表面、 ｌｂは裏面、 ４ａ、４ｃ、５ａ、５ｂは端子、 ８は抵抗を示す。
従来の検査状態を示す図である。 図において、 １はセラミック基板、 １ａは表面、 ｌｂは裏面、 ４ａ、４ｃ、５ａ、５ｂは端子、 ８は抵抗を示す。
Claims (1)
- 【特許請求の範囲】 セラミック基板（１）の一方の面（１ｂ）の電源と他
の導体用端子（５ａ、５ｂ）を、抵抗（８）を介して回
路接続し、 セラミック基板（１）の他方の面（１ａ）の電源と他の
導体用端子（４ａ、４ｃ）をプロービィングして、抵抗
値により断線、ショートを検査することを特徴とするセ
ラミック基板の配線ネット検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9775588A JPH01268191A (ja) | 1988-04-20 | 1988-04-20 | セラミック基板の配線ネット検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9775588A JPH01268191A (ja) | 1988-04-20 | 1988-04-20 | セラミック基板の配線ネット検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01268191A true JPH01268191A (ja) | 1989-10-25 |
Family
ID=14200697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9775588A Pending JPH01268191A (ja) | 1988-04-20 | 1988-04-20 | セラミック基板の配線ネット検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01268191A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305674A (ja) * | 2006-05-09 | 2007-11-22 | Denso Corp | 部品内蔵基板及びその配線不良検査方法 |
| KR100891531B1 (ko) * | 2007-09-10 | 2009-04-03 | 주식회사 하이닉스반도체 | 패턴 정렬 불량 검출 장치 |
-
1988
- 1988-04-20 JP JP9775588A patent/JPH01268191A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305674A (ja) * | 2006-05-09 | 2007-11-22 | Denso Corp | 部品内蔵基板及びその配線不良検査方法 |
| KR100891531B1 (ko) * | 2007-09-10 | 2009-04-03 | 주식회사 하이닉스반도체 | 패턴 정렬 불량 검출 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20020027547A (ko) | 검사 장치 및 검사 방법 | |
| JPH0580104A (ja) | モータ用プリント配線板の製造方法 | |
| JPH01268191A (ja) | セラミック基板の配線ネット検査方法 | |
| EP0909117B1 (en) | Method of making thick film circuits | |
| JP2000009755A (ja) | プリント基板検査用治具基板およびプリント基板検査方法 | |
| JP2892474B2 (ja) | セラミック基板のビア検査方法 | |
| CN206821064U (zh) | 一种耐电压测试的结构及电路板 | |
| CN215301012U (zh) | 一种便于检测电气性能的hdi板及一种pcb | |
| JPH03296672A (ja) | スルーホールを有するプリント配線板の検査方法 | |
| US6445173B1 (en) | Printed circuit board tester | |
| KR101454924B1 (ko) | 평가용 샘플 인쇄회로기판 | |
| JP3116975B2 (ja) | プリント配線板のパターン検査方法 | |
| JP2020107662A (ja) | プリント配線板及びその導通検査方法 | |
| JP4620848B2 (ja) | プリント配線板の電気検査装置及び電気検査方法 | |
| JPH0728113B2 (ja) | プリント基板のスルーホール検査方法 | |
| JPH05232177A (ja) | 印刷配線板の検査方法 | |
| JPS59219982A (ja) | プリント板耐圧検査治具 | |
| JPH0210168A (ja) | プリント配線板の試験方法 | |
| JPS6171371A (ja) | 導体パタ−ンの検査方法 | |
| JPH03254198A (ja) | セラミック基板の検査方法 | |
| JPH10341079A (ja) | 多層配線板及びその検査方法 | |
| JPS634960B2 (ja) | ||
| JPH03219694A (ja) | 多層配線基板の検査方法 | |
| CN115046462A (zh) | 一种同轴孔对准度测试板及测试方法 | |
| JPS60242379A (ja) | プロ−ブカ−ド |