JPH01268330A - Ｃｍｉブロック同期方法 - Google Patents
Ｃｍｉブロック同期方法Info
- Publication number
- JPH01268330A JPH01268330A JP63095484A JP9548488A JPH01268330A JP H01268330 A JPH01268330 A JP H01268330A JP 63095484 A JP63095484 A JP 63095484A JP 9548488 A JP9548488 A JP 9548488A JP H01268330 A JPH01268330 A JP H01268330A
- Authority
- JP
- Japan
- Prior art keywords
- cmi
- code
- clock
- violation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
- H03M5/02—Conversion to or from representation by pulses
- H03M5/04—Conversion to or from representation by pulses the pulses having two levels
- H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
- H03M5/145—Conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入力ＣＭＩ符号のランダム誤りについては無
論のこと、バース１−誤りについてもブロック同期保護
が容易に可とされたＣＭＩブロック同期方式に関するも
のである。
論のこと、バース１−誤りについてもブロック同期保護
が容易に可とされたＣＭＩブロック同期方式に関するも
のである。
ＣＭＩ符号では２値符号の１ビツトに対し２ビット符号
が割当てされた構成となっており、２値符号“１”につ
いては“ＯＯ″、“１１″が交互に繰り返され、また２
値符号“０”については“０１″あるいは“１０”とし
て符号変換されるようになっている。２値符号１ビット
に対するＣＭＩ符号２ビットはブロックと称されるが、
ＣＭＩ符号の元の２値符号への復号変換に際しては、そ
のブロック周期と同一の周期のクロックが使用されるよ
うになっている。しかしながら初期状態でのＯ相、π相
の何れか一方のクロック選択如何によってはブロックと
の同期がとれない場合が生じることになる。
が割当てされた構成となっており、２値符号“１”につ
いては“ＯＯ″、“１１″が交互に繰り返され、また２
値符号“０”については“０１″あるいは“１０”とし
て符号変換されるようになっている。２値符号１ビット
に対するＣＭＩ符号２ビットはブロックと称されるが、
ＣＭＩ符号の元の２値符号への復号変換に際しては、そ
のブロック周期と同一の周期のクロックが使用されるよ
うになっている。しかしながら初期状態でのＯ相、π相
の何れか一方のクロック選択如何によってはブロックと
の同期がとれない場合が生じることになる。
この問題を解決するため、従来にあっては特開昭６２−
ｆｉ８３３６号公報に記載のように、１フレーム内での
バ（１４−レーションをかけられたビット数がカラン１
、−＼れ、その値が設定値以」＝となる場合には、ブロ
ック同期外れとみなしクロックの位相反転、即ち、位相
がそれと１８０ ”異なる他方のクロック選択が行なわ
れるようになっている。
ｆｉ８３３６号公報に記載のように、１フレーム内での
バ（１４−レーションをかけられたビット数がカラン１
、−＼れ、その値が設定値以」＝となる場合には、ブロ
ック同期外れとみなしクロックの位相反転、即ち、位相
がそれと１８０ ”異なる他方のクロック選択が行なわ
れるようになっている。
上記従来技術では、データのランダム誤りによってバイ
オレーションピントが発生し、ブロック同期がとれてい
るにもかかわらずブロック同期外れとみなしクロック位
相が反転される、といった誤同期については、ブロック
の誤同期確率Ｐ０□は近似的に以下の弐で示されること
から、１監視区間におけるバイオレーションビットの設
定値を適当に設定することで対処可能となっている。
オレーションピントが発生し、ブロック同期がとれてい
るにもかかわらずブロック同期外れとみなしクロック位
相が反転される、といった誤同期については、ブロック
の誤同期確率Ｐ０□は近似的に以下の弐で示されること
から、１監視区間におけるバイオレーションビットの設
定値を適当に設定することで対処可能となっている。
Ｐｓｔｊ＋ｍ＝ＮＣｍ Ｘ （ｎ＋／２ＸＰｅ ）Ｋ但
し Ｎ；監視区間ビット数 に；バイオレーションピット設定値 ｍ：マーク率 Ｐｅ：データ誤り率（二値符号用） しかしながら、データのバースト誤り時でのブロック同
期保護の点について配慮されておらず、従来の方式では
誤同期状態になり、その同期復帰にも１監視区間必要な
ため、その間のデータが無効にされてしまうという不具
合がある。
し Ｎ；監視区間ビット数 に；バイオレーションピット設定値 ｍ：マーク率 Ｐｅ：データ誤り率（二値符号用） しかしながら、データのバースト誤り時でのブロック同
期保護の点について配慮されておらず、従来の方式では
誤同期状態になり、その同期復帰にも１監視区間必要な
ため、その間のデータが無効にされてしまうという不具
合がある。
本発明の目的は、データのバースト誤り時にもブロック
同期保護が可能とされたＣＭＩブロック同期方式を供す
るにある。
同期保護が可能とされたＣＭＩブロック同期方式を供す
るにある。
上記目的は、入力ＣＭＩ符号より抽出された、互いに１
８０°位相を異にする０相、π相クロック各々にもとづ
きバイオレーションビットを検出したうえ計数し、その
計数値の一方が設定値以上であって、他方が設定値未満
の場合のみブロック周期外れとみなし、それまで選択さ
れていた復号化出力を他方のものに切替することで達成
される。
８０°位相を異にする０相、π相クロック各々にもとづ
きバイオレーションビットを検出したうえ計数し、その
計数値の一方が設定値以上であって、他方が設定値未満
の場合のみブロック周期外れとみなし、それまで選択さ
れていた復号化出力を他方のものに切替することで達成
される。
入力ＣＭＩ符号からは互いに１８０°位相を異にするＯ
相りロック、π相クロックが抽出され、これ゛らクロッ
ク各々にもとづき入力ＣＭＩ符号は別々に復号されるが
、その復号の際監視区間毎に符号則違反ビットが検出さ
れたうえ計数されるようになっているものである。さて
、一方のクロックでブロック同期が確立している場合に
、データのバースト誤りによりバイオレーションビット
が発生すれば、その計数値は設定値以上になるが、他方
のクロックではそもそもブロック同期は確立されていな
いので、そのバイオレーションビットの計数値も設定値
以上となる。よって、ブロック同期外れとは判断されず
復号化出力の切替は行なわれないことになるものである
。
相りロック、π相クロックが抽出され、これ゛らクロッ
ク各々にもとづき入力ＣＭＩ符号は別々に復号されるが
、その復号の際監視区間毎に符号則違反ビットが検出さ
れたうえ計数されるようになっているものである。さて
、一方のクロックでブロック同期が確立している場合に
、データのバースト誤りによりバイオレーションビット
が発生すれば、その計数値は設定値以上になるが、他方
のクロックではそもそもブロック同期は確立されていな
いので、そのバイオレーションビットの計数値も設定値
以上となる。よって、ブロック同期外れとは判断されず
復号化出力の切替は行なわれないことになるものである
。
以下、本発明を第１図から第３図により説明する。
先ず本発明に係るＣＭＩブロック同期回路について説明
すれば、第２図は一例でのその概要構成を示したもので
ある。これによる場合、クロック抽出回路ｌによっては
入力ＣＭＩ符号信号から２値符号のビット周期と等しい
周期の０相クロツクＣＬＫ。
すれば、第２図は一例でのその概要構成を示したもので
ある。これによる場合、クロック抽出回路ｌによっては
入力ＣＭＩ符号信号から２値符号のビット周期と等しい
周期の０相クロツクＣＬＫ。
と、これと１８０″′位相が異なるπ相りロックＣＬＫ
。
。
％が抽出され、これらクロックＣＬに。、 ＣＬＫ、各
々に対応して入力ＣＭＩ符号信号が復号されるようにな
っている。０相クロツクＣＬＫｏにもとづきＣＭＩ復号
化回路２では入力ＣＭＩ符号信号を復号するとともに、
その入力ＣＦＨ符号からはバイオレーション（符号則違
反ｉ ＣＲＶ）ピットが検出され、そのバイオレーシ
ョンピット検出信号ＣＲＶｏは信号選択判定回路４で計
数されるものとなっている。これと同様にして、π相り
ロック溌ＬＫ、によるＣＭＩ復号化回路３からのバイオ
レーションビット検出信号ＣＲＶ、は信号選択判定回路
４で計数されるようになっている。信号選択判定回路４
では監視区間毎にそれらバイオレーションピット検出（
Ｋ号ＣＲＶＯ。
々に対応して入力ＣＭＩ符号信号が復号されるようにな
っている。０相クロツクＣＬＫｏにもとづきＣＭＩ復号
化回路２では入力ＣＭＩ符号信号を復号するとともに、
その入力ＣＦＨ符号からはバイオレーション（符号則違
反ｉ ＣＲＶ）ピットが検出され、そのバイオレーシ
ョンピット検出信号ＣＲＶｏは信号選択判定回路４で計
数されるものとなっている。これと同様にして、π相り
ロック溌ＬＫ、によるＣＭＩ復号化回路３からのバイオ
レーションビット検出信号ＣＲＶ、は信号選択判定回路
４で計数されるようになっている。信号選択判定回路４
では監視区間毎にそれらバイオレーションピット検出（
Ｋ号ＣＲＶＯ。
ＣＲＶ、が別々に計数されており、監視区間終了時での
それら計数結果にもとづき所定の復号化出力を選択出力
すべく選択回路５が制御されているものである。
それら計数結果にもとづき所定の復号化出力を選択出力
すべく選択回路５が制御されているものである。
第３図（ａ）はその信号選択判定回路４の一具体的構成
を示したものである。これによると、ＣＭＩ復号化回路
２，３からのバイオレーションビット検出信号ＣＲＶＯ
、ＣＲＶヤ各々によってはバイオレーション計数回路４
−１．４−２が計数可能状態におがれ、計数可能状態に
ある間クロックＣＬＫＯ１ＣＬＸＫが計数されるものと
なっている。これらバイオレーション計数回路４−１．
４−２は任意に設定された監視区間の開始とその終了を
示す監視区間周期パルスによってリセットされることか
ら、各監視区間の終了時にはその区間内でのバイオレー
ションビット数が計数値として得られるものである。バ
イオレーション計数回路４−１．４−２ではその計数値
が１以上であればＱｌ。、Ｑ、７ｃ出力は“ｌｌｉｇｈ
″レベルに、また、予め設定された設定値ｍ以上になる
とＱ、。、Ｑｌ、出力は“旧ｇｈ″レベルになるが、こ
れら出力の状態は監視区間周期パルスのタイミングで選
択信号発生回路４−３で判定され、その判定結果として
の選択信号をして選択回路５が制御されているわけであ
る。
を示したものである。これによると、ＣＭＩ復号化回路
２，３からのバイオレーションビット検出信号ＣＲＶＯ
、ＣＲＶヤ各々によってはバイオレーション計数回路４
−１．４−２が計数可能状態におがれ、計数可能状態に
ある間クロックＣＬＫＯ１ＣＬＸＫが計数されるものと
なっている。これらバイオレーション計数回路４−１．
４−２は任意に設定された監視区間の開始とその終了を
示す監視区間周期パルスによってリセットされることか
ら、各監視区間の終了時にはその区間内でのバイオレー
ションビット数が計数値として得られるものである。バ
イオレーション計数回路４−１．４−２ではその計数値
が１以上であればＱｌ。、Ｑ、７ｃ出力は“ｌｌｉｇｈ
″レベルに、また、予め設定された設定値ｍ以上になる
とＱ、。、Ｑｌ、出力は“旧ｇｈ″レベルになるが、こ
れら出力の状態は監視区間周期パルスのタイミングで選
択信号発生回路４−３で判定され、その判定結果として
の選択信号をして選択回路５が制御されているわけであ
る。
選択信号発生回路４−３ではナントゲート４−３−１に
よってＣＭＩ復号化回路２でのバイオレーションビット
数が設定値ｍ以上であって、しかもＣＭＩ復号化回路３
でのそれが零であることが検出されるようになっており
、その検出出力をしてＲＳフリップフロップ４−３−３
がセットされるようになっている。また、ナンドゲー）
４−３−２によってはそれとは逆の状態が検出される
ようになっており、その検出出力によってＩｔｓフリン
ブフロソプ４−３−３はリセットされるものとなってい
る。
よってＣＭＩ復号化回路２でのバイオレーションビット
数が設定値ｍ以上であって、しかもＣＭＩ復号化回路３
でのそれが零であることが検出されるようになっており
、その検出出力をしてＲＳフリップフロップ４−３−３
がセットされるようになっている。また、ナンドゲー）
４−３−２によってはそれとは逆の状態が検出される
ようになっており、その検出出力によってＩｔｓフリン
ブフロソプ４−３−３はリセットされるものとなってい
る。
結局第３図（ｂ）に示すようにＲＳフリップフロップ４
−３−３のＱ出力として選択信号は発生されることにな
る。図示の出力状態以外の出力状態ではＩ？Ｓフリップ
フロップ４−３−３の状態は何等変化しないことから、
前の監視区間での選択信号状態をそのまま維持すること
になるものである。このようにして発生される選択信号
は選択回路５に入力され、それ力げ Ｌｏ−”レベルで
ある場合にはＣＭＩ復号化回路２からの復号化データと
０相クロックＣＬＫ、を、また、もしもそれが“旧ｇｈ
” レベルである場合はＣＭＩ復号化回路３からの復号
化データとπ和りロックＣＬＫＴｃを復号化出力として
選択出力するところとなるものである。
−３−３のＱ出力として選択信号は発生されることにな
る。図示の出力状態以外の出力状態ではＩ？Ｓフリップ
フロップ４−３−３の状態は何等変化しないことから、
前の監視区間での選択信号状態をそのまま維持すること
になるものである。このようにして発生される選択信号
は選択回路５に入力され、それ力げ Ｌｏ−”レベルで
ある場合にはＣＭＩ復号化回路２からの復号化データと
０相クロックＣＬＫ、を、また、もしもそれが“旧ｇｈ
” レベルである場合はＣＭＩ復号化回路３からの復号
化データとπ和りロックＣＬＫＴｃを復号化出力として
選択出力するところとなるものである。
したがって、０相クロックＣＬＫ、でブロック同期が確
立していれば、選択信号は“Ｌｏｗ″レベル状態にある
が、この状態でデータのランダム誤りによりバイオレー
ションビットが発生しても、そのビット数が設定値ｍ未
満であればＱ、。出力は“Ｌｏｉｖ”レベルなので選択
信号は前の状態を保持することから、ｍを適当な値に設
定することで保護が可能となる。また、データのバース
ト誤りによりバイオレーションビットが発生し、そのビ
ット数がｍ以上になりＱ、。出力が“旧ｇｈ”レベルに
なっても、π相クロック側はブロック同期はそもそも確
立されていないのでＱ１７ｃ出力は“旧ｇｈ″レベル状
態にあり、選択信号は前の状態をそのまま保持すること
になる。よって、データのバースト誤りに対してもブロ
ック同期保護が可能となるものである。
立していれば、選択信号は“Ｌｏｗ″レベル状態にある
が、この状態でデータのランダム誤りによりバイオレー
ションビットが発生しても、そのビット数が設定値ｍ未
満であればＱ、。出力は“Ｌｏｉｖ”レベルなので選択
信号は前の状態を保持することから、ｍを適当な値に設
定することで保護が可能となる。また、データのバース
ト誤りによりバイオレーションビットが発生し、そのビ
ット数がｍ以上になりＱ、。出力が“旧ｇｈ”レベルに
なっても、π相クロック側はブロック同期はそもそも確
立されていないのでＱ１７ｃ出力は“旧ｇｈ″レベル状
態にあり、選択信号は前の状態をそのまま保持すること
になる。よって、データのバースト誤りに対してもブロ
ック同期保護が可能となるものである。
さて、第１図は以上の動作アルゴリズムを示すが、これ
については動作説明よりして明らかであり、特に説明は
要しない。
については動作説明よりして明らかであり、特に説明は
要しない。
以上説明したように本発明によれば、互いに１８０°位
相を異にするＯ相、π相のクロック各々でバイオレーシ
ョンビットを検出、計数しその計数値の一方が設定値以
上、他方が設定値未満の場合のみブロック同期外れとみ
なされることから、データのバースト誤りに対しても保
護可能であるという効果がある。
相を異にするＯ相、π相のクロック各々でバイオレーシ
ョンビットを検出、計数しその計数値の一方が設定値以
上、他方が設定値未満の場合のみブロック同期外れとみ
なされることから、データのバースト誤りに対しても保
護可能であるという効果がある。
第１図は、本発明に係る復号化出力選択アルゴリズムを
示す図、第２図は、本発明に係るＣＭＩブロック同期回
路の一例での概要構成を示す図、第３図（ａ） 、 （
ｂ）は、第２図における要部の一具体的構成とその動作
論理を示す図である。 １・・・クロック抽出回路 ２．３・・・ＣＭＩ復号化回路 ４・・・信号選択判定回路 ５・・・選択回路 ４−１．４−２・・・バイオレーション計数回路４−３
・・・選択信号発生回路 代理人 弁理士 秋 本 正 実第１図 第 ２ 図 周期ノでル人
示す図、第２図は、本発明に係るＣＭＩブロック同期回
路の一例での概要構成を示す図、第３図（ａ） 、 （
ｂ）は、第２図における要部の一具体的構成とその動作
論理を示す図である。 １・・・クロック抽出回路 ２．３・・・ＣＭＩ復号化回路 ４・・・信号選択判定回路 ５・・・選択回路 ４−１．４−２・・・バイオレーション計数回路４−３
・・・選択信号発生回路 代理人 弁理士 秋 本 正 実第１図 第 ２ 図 周期ノでル人
Claims (1)
- １、入力ＣＭＩ符号より抽出された、符号“１”のビッ
ト周期と同一周期を有し、かつ互いに位相が１８０゜異
なる第１、第２のクロック各々に対応して、該クロック
にもとづき上記入力ＣＭＩ符号を復号する際、監視区間
毎に符号則違反ビットを検出したうえ計数し、該監視区
間内での一方のクロックに係る符号則違反ビット数が設
定値以上であって、他方のクロックに係る符号則違反ビ
ット数が設定値未満である場合のみ、該他方のクロック
および該クロックに係る復号化データを復号化出力とし
て選択することを特徴とするＣＭＩブロック同期方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548488A JPH088561B2 (ja) | 1988-04-20 | 1988-04-20 | Ｃｍｉブロック同期方法 |
| US07/339,813 US5038351A (en) | 1988-04-20 | 1989-04-18 | Coded mark inversion block synchronization circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9548488A JPH088561B2 (ja) | 1988-04-20 | 1988-04-20 | Ｃｍｉブロック同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01268330A true JPH01268330A (ja) | 1989-10-26 |
| JPH088561B2 JPH088561B2 (ja) | 1996-01-29 |
Family
ID=14138885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9548488A Expired - Lifetime JPH088561B2 (ja) | 1988-04-20 | 1988-04-20 | Ｃｍｉブロック同期方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5038351A (ja) |
| JP (1) | JPH088561B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3120994B2 (ja) * | 1990-05-11 | 2000-12-25 | キヤノン株式会社 | デジタル交換装置 |
| US5195110A (en) * | 1991-04-01 | 1993-03-16 | Nec America, Inc. | Clock recovery and decoder circuit for a CMI-encoded signal |
| US5347542A (en) * | 1991-06-28 | 1994-09-13 | Motorola, Inc. | Demodulation selection for a communication signal |
| KR930007652B1 (ko) * | 1991-07-19 | 1993-08-14 | 한국전기 통신공사 | Cmi데이터 비트동기를 위한 위상검출기와 연동되어 동작하는 cmi/nrz복호기 |
| US5404362A (en) * | 1991-12-04 | 1995-04-04 | Meitner; Edmund | Very low jitter clock recovery from serial audio data |
| US5461631A (en) * | 1992-12-15 | 1995-10-24 | International Business Machines Corporation | Method for bit resynchronization of code-constrained sequences |
| US5533039A (en) * | 1993-09-22 | 1996-07-02 | Storage Technology Corporation | Fault tolerant fiber optic protocol for determining beginning of data |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268336A (ja) * | 1988-08-29 | 1990-03-07 | Shima Seiki Seisakusho:Kk | ゴム編組織を有する編地 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE350892B (ja) * | 1971-12-06 | 1972-11-06 | Ericsson Telefon Ab L M | |
| DE3302761A1 (de) * | 1983-01-27 | 1984-08-02 | Siemens AG, 1000 Berlin und 8000 München | Cmi-decoder |
| CA1258130A (en) * | 1985-07-11 | 1989-08-01 | Nec Corporation | Cmi signal transmission system |
| JPS6268336A (ja) * | 1985-09-20 | 1987-03-28 | Fujitsu Ltd | Ｃｍｉ符号デコ−ド回路 |
| FR2590428B1 (fr) * | 1985-11-19 | 1987-12-31 | Telecommunications Sa | Procede de codage en code cmi d'informations numeriques organisees en trame, le dispositif de mise en oeuvre, et son application a des informations de servitude pour reseau numerique a grand debit |
| FR2598050B1 (fr) * | 1986-04-28 | 1992-10-23 | Telecommunications Sa | Dispositif de decodage pour code cmi |
-
1988
- 1988-04-20 JP JP9548488A patent/JPH088561B2/ja not_active Expired - Lifetime
-
1989
- 1989-04-18 US US07/339,813 patent/US5038351A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0268336A (ja) * | 1988-08-29 | 1990-03-07 | Shima Seiki Seisakusho:Kk | ゴム編組織を有する編地 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6209117B1 (en) | 1997-11-21 | 2001-03-27 | Samsung Electronics Co., Ltd. | Method for canceling abnormal synchronization signal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH088561B2 (ja) | 1996-01-29 |
| US5038351A (en) | 1991-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01268330A (ja) | Ｃｍｉブロック同期方法 | |
| US3705398A (en) | Digital format converter | |
| GB2110894A (en) | Phase-lock loop circuits and miller decoders | |
| US4227184A (en) | Modified Miller Code encoder | |
| JP4417807B2 (ja) | エラスティックバッファ | |
| JPH0558293B2 (ja) | ||
| JPH02501526A (ja) | 光フアイバシステムのためのデータビツト検知器 | |
| US5488628A (en) | Method and apparatus for transition encoding a logic signal | |
| EP0119766B1 (en) | Data capture window extension circuit | |
| EP0638213B1 (en) | Data signal decoding device | |
| GB1577688A (en) | Data transmission | |
| JPH0644756B2 (ja) | 同期クロツク発生回路 | |
| JPH04101535A (ja) | インタフェース回路 | |
| JP2556558B2 (ja) | ファーストイン・ファーストアウトメモリ | |
| KR930007789Y1 (ko) | 글리치에 따른 시스템 리세트 방지회로 | |
| JPS6340384B2 (ja) | ||
| JP2549152B2 (ja) | 符号誤り検出回路 | |
| JPH0431211B2 (ja) | ||
| JPH0323714Y2 (ja) | ||
| JPS6124853B2 (ja) | ||
| JPS6357970B2 (ja) | ||
| JPH0787380B2 (ja) | ＣＭｉ復号回路 | |
| JPH0332248B2 (ja) | ||
| JPS62275359A (ja) | フレ−ム同期検出方式 | |
| JPS61161025A (ja) | 符号則違反検出回路 |